AUTOMATYKA z. 11

ANTONI NIEDERLIŃSKI

P.3342/69

PROJEKTOWANIE UKŁADÓW SEKWENCYJNYCH O NIETRWAŁEJ PAMIĘCI METODĄ OPERATORÓW CZASOWYCH

25-LECIE
POLITECHNIKI
ŚLĄSKIEJ

POLITECHNIKA ŚLĄSKA
ZESZYT NAUKOWY Nr 241 – GLIWICE 1969

SPIS TREŚCI

		Str.
1.	Wstęp	3
2.	Pojęcia podstawowe	8
3.	Funkcje logiczne czasowe rzędu I	10
4.	Algebra funkcji logicznych czasowych rzędu I	18
5.	Projektowanie układów sekwencyjnych o nietrwałej pamięci realizujących funkcje logiczne czasowe rzędu I	27
6.	Funkcje logiczne czasowe rzędu II	35
7.	Projektowanie układów sekwencyjnych o nietrwałej pamięci realizujących funkcje logiczne czasowe rzędu II	39
8.	Uwagi o funkcjach logicznych czasowych wyższego rzędu	45
9.	Funkcje logiczne impulsowe i ich realizacja	45
10.	Projektowanie układów sekwencyjnych o nietrwałej pamięci wymagających użycia elementów realizujących funkcje logiczne impulsowe	52
11.	Wnioski	61
12.	Literatura	61

POLITECHNIKA ŚLĄSKA

ZESZYTY NAUKOWE

Nr 241

ANTONI NIEDERLIŃSKI

POLITECHNIKA ŚLĄSKA BIBLIOTEKA GŁÓWNA Gliwice

P.3342/69

PROJEKTOWANIE UKŁADÓW SEKWENCYJNYCH O NIETRWAŁEJ PAMIĘCI METODĄ OPERATORÓW CZASOWYCH

PRACA HABILITACYJNA Nr 87

Data otwarcia przewodu habilitacyjnego 14. VI. 1968 r.

GLIWICE 1969

REDAKTOR NACZELNY ZESZYTÓW NAUKOWYCH
POLITECHNIKI ŚLĄSKIEJ

Fryderyk Staub

REDAKTOR DZIAŁU

Iwo Pollo

SEKRETARZ REDAKCJI

Tadeusz Matula

Dział Wydawnictw — Politechniki Śląskiej
Gliwice, ul. M. Strzody 18

P.S 38/69

Nakł. 100+170 Ark. wyd. 2,7 Ark. druk. 3,14 Papier offsetowy kl. III, 70x100, 90 g
Oddano do druku 2. 1. 1969 Podpis. do druku 18. 2. 1969 Druk ukończ. w marcu 1969
Zam. 24 7. 12. 1968 K-23 Cena zł 4,--

Skład, fotokopie, druk i oprawę
wykonano w Zakładzie Graficznym Politechniki Śląskiej w Gliwicach

1. WSTĘP

Układy logicznego działania pracujące w sposób asynchroniczny można podzielić na następujące rodzaje:

a) Układy kombinacyjne. Są to układy, dla których każdemu stanowi wejścia odpowiada jeden i tylko jeden stan wyjścia. Oznaczając stan wejścia przez $(x_1,...x_n)$ a stan wyjścia przez $(z_1,...z_m)$ można określić



Rys. 1.1. Schemat blokowy układu kombinacyjnego

sposób działania układu kombinacyjnego przez podanie m funkcji logicznych:

$$z_1 = \varphi_1 (x_1,.....x_n)$$

$$.....$$

$$z_m = \varphi_m (x_1,.....x_n)$$

b) Układy sekwencyjne. Są to układy posiadające przynajmniej jeden stan wejścia, któremu odpowiada kilka różnych stanów wyjścia. Stan wyjścia $(z_1,..z_m)$ układu sekwencyjnego jest funkcją nie tylko stanu wejścia $(x_1,..x_n)$ lecz również funkcją stanu wyjścia $(y_1,.y_p)$ układu zapamiętującego przechowującego informację o poprzednich stanach wejścia.



Rys. 1.2. Schemat blokowy układu sekwencyjnego

Układy zapamiętujące można podzielić na:

1) Układy zapamiętujące o pamięci trwałej. Układem takim nazywamy układ, którego aktualny stan wyjścia $(y_1,..y_p)$ zależy przynajmniej dla jednego stanu wejścia $(x_1,..x_n)$ nie tylko od tego stanu wejścia, lecz również od poprzedniego stanu wyjścia $(y_1,.y_p)$, natomiast nie zależy od czasu jaki upłynął od momentu zmiany stanu wejścia. Przykładem takiego układu może być element pamięci typu Eccles-Jordan lub przy założeniu pomijającym elektromagnetyczny stan nieustalony - przekaźnik elektromagnetyczny bezzwłoczny z samopodtrzymaniem,

2) Układy zapamiętujące o pamięci nietrwałej. Układem takim nazywamy układ, którego aktualny stan wyjścia $(y_1,..y_p)$ przynajmniej dla jednego stanu wejścia $(x_1,..x_n)$ zależy nie tylko od tego stanu wejścia lecz również od czasu jaki upłynął od momentu pojawienia się aktualnego stanu wejścia, przy czym istnieje taki czas $0 < T < \infty$, że po upływie czasu T od momentu zmiany stanu wejścia stan wyjścia jest zawsze jednoznacznie określony stanem wejścia. Przykładem takiego układu może być układ tranzystorowy i odpowiadający mu układ przekaźnikowy z przekaźnikiem P o opóźnionym zwolnieniu, przedstawiony na rys. 1.4.

3) Układy zapamiętujące o pamięci pseudonietrwałej. Układem takim nazywamy układ, którego aktualny stan wyjścia zależy tylko od czasu jaki upłynął od momentu wystąpienia określonej zmiany stanu wejścia. Przykładem prostego układu zapamiętującego o pamięci pseudonietrwałej może być uniwibrator tranzystoro-



"1" ≙ -12V

"0" ≙ 0V

y \ ab	00	01	11	10
0	0	0	0	1
1	1	0	0	1

Y

y \ ab	00	01	11	10
0	0	0	0	1
1	0	1	1	0

Rys. 1.3. Element pamięci typu Eccles-Jordan, jego odpowiednik zbudowany przy użyciu elementów stykowych. tabela stanów i tabela przejść



Rys. 1.4. Prosty tranzystorowy układ zapamiętujący o pamięci nietrwałej, jego odpowiednik stykowy i wykres czasowy działania



Rys. 1.5. Prosty tranzystorowy układ zapamiętujący o pamięci pseudonietrwałej, jego odpowiednik stykowy i wykres czasowy działania

wy i odpowiadający mu układ przekaźnikowy z przekaźnikiem P o opóźnionym zwolnieniu, przedstawiony na rys. 1.5.

Układ sekwencyjny o pamięci trwałej jest to układ sekwencyjny posiadający układ zapamiętujący o pamięci trwałej.

Układ sekwencyjny o pamięci nietrwałej jest to układ sekwencyjny posiadający układ zapamiętujący o pamięci nietrwałej lub pseudonietrwałej.

Układ sekwencyjny mieszany jest to układ sekwencyjny posiadający układ zapamiętujący składający się z układu o pamięci nietrwałej lub pseudonietrwałej i układu o pamięci trwałej.

Celem pracy jest przedstawienie metody projektowania układów sekwencyjnych o nietrwałej pamięci. Zaproponowana metoda opiera się na wprowadzonym przez autora pojęciu operatora czasowego, umożliwiającego zastosowanie aparatu matematycznego stosowanego dotąd przy projektowaniu układów kombinacyjnych i sekwencyjnych o trwałej pamięci do projektowania układów sekwencyjnych o nietrwałej pamięci.

2. POJĘCIA PODSTAWOWE

Definicja 1

Operator czasowy prosty t o czasie działania T i początku działania τ_0 jest to funkcja czasu τ zdefiniowana równaniem:

$$t = \begin{cases} 1 & \text{dla} \quad \tau \in [\tau_0, \tau_0 + T] \\ 0 & \text{dla} \quad \tau \notin [\tau_0, \tau_0 + T] \end{cases}$$

Definicja 2

Operator czasowy odwrotny $\bar{t}$ o czasie działania T i początku działania τ_0 jest to funkcja czasu τ zdefiniowana równaniem

$$\bar{t} = \begin{cases} 0 & \text{dla} \quad \tau \in [\tau_o, \tau_o + T] \\ 1 & \text{dla} \quad \tau \notin [\tau_o, \tau_o + T] \end{cases}$$

Definicja 3

Przedział domknięty $[\tau_o, \tau_o + T]$ nazywa się przedziałem działania operatora czasowego.

Definicja 4

Dwa operatory czasowe t_1 i t_2 uważa się za równe sobie ($t_1 = t_2$) jeżeli spełnione są następujące warunki:

a) operatory te są tego samego rodzaju (proste lub odwrotne),
b) posiadają jednakowe czasy działania, $T_1 = T_2$,
c) posiadają wspólne początki działania, $\tau_{o.1} = \tau_{o.2}$,

Definicja 5

Argument binarny A wyzwala operator czasowy t jeżeli początkiem działania operatora t jest zawsze moment jednej określonej zmiany wartości argumentu A.

Przykłady

Wykresy z rys. 2.1 i 2.2 przedstawiają dwa możliwe przypadki wyzwalania operatora t.



Rys. 2.1. Argument A wyzwala operator t przy zmianie swojej wartości z "0" na "1". Oznacza się to następująco: (τ_o: A→1)



Rys. 2.2. Argument A wyzwala operator t przy zmianie swojej wartości z "1" na "0". Oznacza się to następująco (τ_0: A → 0)

3. FUNKCJE LOGICZNE CZASOWE RZĘDU I

Definicja 6

Funkcją logiczną czasową prostą rzędu I nazywa się iloczyn lub sumę logiczną f(A,t) dwóch argumentów:

- argumentu binarnego A,
- operatora czasowego t wyzwalanego przez argument A

przy czym za początek działania τ_0 operatora czasowego t przyjmuje się każdy moment, w którym A osiąga wartość A_0 dla której wartość funkcji f(A,t) staje się zależna od operatora czasowego t. (τ_0 : $A \to A_0$, gdzie: $f(A_0,t) = t$).

Przykład

Dana jest funkcja f(A,t) przedstawiona wykresem czasowym z rys. 3.1.



Rys. 3.1. Przykład funkcji logicznej czasowej prostej rzędu I

Ponieważ początkiem działania operatora t jest moment w którym $A \to 1$ czyli $f(A,t) = t$, funkcja ta jest funkcją logiczną czasową prostą rzędu I.

Przykład

Dana jest funkcja $y(A,t)$ przedstawiona wykresem czasowym z rys. 3.2.



Rys. 3.2. Przykład funkcji nie będącej funkcją logiczną czasową prostą rzędu I

Ponieważ początkiem działania operatora czasowego t jest moment, w którym $A \to 0$ czyli moment, w którym funkcja y staje się niezależnie od t równa 0, funkcja ta nie jest funkcją logiczną czasową prostą rzędu I.
Rys. 3.3, 3.4, 3.5, 3.6 przedstawiają wykresy czasowe, tablice Karnaugha, równania i symbole ośmiu możliwych funkcji logicznych czasowych prostych rzędu I.

Definicja 7

Funkcją logiczną czasową złożoną rzędu I nazywa się funkcję logiczną, której przynajmniej jeden argument jest funkcją logiczną czasową prostą rzędu I przy czym argument ten nie może wyzwalać żadnego operatora czasowego.



Rys. 3.3. Funkcje logiczne czasowe proste rzędu I, ich wykresy czasowe, tabela Karnaugha, równania i symbole



Rys. 3.4. Funkcje logiczne czasowe proste rzędu I, ich wykresy czasowe, tabela Karnaugha, równania i symbole (ciąg dalszy)



Rys. 3.5. Funkcje logiczne czasowe proste rzędu I, ich wykresy czasowe, tabele Karnaugha, równania i symbole (ciąg dalszy)



Rys. 3.6. Funkcje logiczne czasowe proste rzędu I, ich wykresy czasowe, tabela Karnaugha, równania i symbole (ciąg dalszy)



Rys. 3.7. Przykład funkcji logicznej czasowej złożonej rzędu I i dwa schematy logiczne układów ją realizujących



Rys. 3.8. Przykład funkcji logicznej czasowej złożonej rzędu I i dwa schematy logiczne układów ją realizujących

Przykład:

Funkcje: $y = B + At$

$$y = A_1 t_1 + A_2 \bar{t}_2$$

$$Y = (A + t_1)(B\bar{t}_2)$$

są funkcjami logicznymi czasowymi złożonymi rzędu I.

Rys. 3.7 i 3.8 przedstawiają wykresy czasowe, równania i schematy logiczne dwóch funkcji logicznych czasowych złożonych rzędu I.

4. ALGEBRA FUNKCJI LOGICZNYCH CZASOWYCH RZĘDU I

Prawa algebry Boole'a zachowują swoją ważność dla funkcji logicznych czasowych rzędu I tylko wtedy jeżeli ich zastosowanie nie zmienia początku działania operatorów czasowych funkcji. W szczególności:

a) prawa łączności w ogólnym przypadku nie stosują się do funkcji logicznych czasowych rzędu I, a mianowicie

$$B + (A + t) \neq (B + A) + t$$

Rys. 4.1. przedstawia różnicę istniejącą pomiędzy funkcją $B + (A + t)$ a funkcją $(B + A) + t$.

Podobnie: $B(At) \neq (BA)t$

Prawa łączności zachowują ważność w przypadkach szczególnych:

$$A + (A + t) = (A + A) + t$$

$$A(At) = (AA)t$$



Rys. 4.1. Wykresy czasowe funkcji $B + (A + t)$ oraz $(B+ A)+ t$

b) prawa rozdzielności w ogólnym przypadku również nie stosują się do funkcji logicznych czasowych rzędu I, a mianowicie:

$$B(A + t) \neq BA + Bt$$

Rys. 4.2. przedstawia różnicę istniejącą pomiędzy funkcją $B(A + t)$ a funkcją $BA + Bt$.

Podobnie:

$$B + At \neq (B + A)(B + t)$$

$$At + Bt \neq (A + B)t$$

Prawa rozdzielności są słuszne w przypadkach szczególnych:

$$\bar{A} + At = (\bar{A} + A)(\bar{A} + t) = \bar{A} + t$$

$$\bar{A}(A + t) = \bar{A}A + \bar{A}t = \bar{A}t$$



Rys. 4.2. Wykresy czasowe funkcji B A + t oraz BA + Bt

c) prawa przemienności stosują się do funkcji logicznych czasowych rzędu I zawsze:

$$A + t = t + A$$

$$A\,t = t\,A$$

$$A_1t_1 + A_2t_2 = A_2t_2 + A_1t_1$$

$$(A_1 + t_1)(A_2 + t_2) = (A_2 + t_2)(A_1 + t_1)$$

$$(A + t) + B = B + (A + t)$$

$$(At)B = B(At)$$

d) prawa de Morgana stosują się do funkcji logicznych czasowych rzędu I zawsze:

$$\overline{A\ t} = \bar{A} + \bar{t}$$

$$\overline{A + t} = \bar{A}\ \bar{t}$$

$$\overline{B + (A + t)} = \bar{B}(\bar{A}\ \bar{t})$$

$$\overline{B(A + t)} = \bar{B} + (\bar{A}\ \bar{t})$$

$$\overline{B + (A\ t)} = \bar{B}(\bar{A} + \bar{t})$$

$$\overline{B(A\ t)} = \bar{B} + (\bar{A} + \bar{t})$$

Przedstawione właściwości funkcji logicznych czasowych rzędu I pozwalają sformułować następujące twierdzenie:

Twierdzenie

Każdą z funkcji logicznych czasowych prostych rzędu I z operatorem t o czasie działania T można zrealizować na drodze superpozycji[1] dowolnej innej funkcji logicznej czasowej prostej rzędu I z operatorem o tym samym czasie działania T oraz pewnej ilości normalnych[2] funkcji logicznych.

Dowód:

Z definicji funkcji logicznych czasowych prostych rzędu I widać, że: $f_1 = \bar{f}_5$, $f_2 = \bar{f}_6$, $f_3 = \bar{f}_7$, $f_4 = \bar{f}_8$. Stąd dowód twierdzenia wymaga tylko wykazania że którąkolwiek z funkcji f_1, f_2, f_3 i f_4 można zrealizować za pomocą którejkolwiek innej spośród tych funkcji. Wymaga to przeprowadzenia 12 dowodów o elementarnym charakterze, opartych na omówionych powyżej właściwościach funkcji logicznych czasowych rzędu I.

---

[1] Superpozycją nazywa się zgodnie z przyjętą terminologią zastępowanie argumentów funkcji logicznej innymi funkcjami logicznymi.

[2] Normalną funkcją logiczną nazywa się funkcję logiczną której żaden argument nie jest operatorem czasowym.

Realizacji $f_1 = A\,t$:

- za pomocą $f_2 = A\,\bar{t}$: $A\,t = A(\bar{A} + t) = A(\overline{A\,\bar{t}})$
- za pomocą $f_3 = \bar{A}\,\bar{t}$: $A\,t = A(\bar{A} + t) = A(\overline{\bar{\bar{A}}\,\bar{t}})$
- za pomocą $f_4 = \bar{A}\,t$: $A\,t = \bar{\bar{A}}\,t$

Realizacja $f_2 = A\,\bar{t}$:

- za pomocą $f_1 = A\,t$: $A\,\bar{t} = A(\bar{A} + \bar{t}) = A(\overline{A\,t})$
- za pomocą $f_3 = \bar{A}\,\bar{t}$: $A\,\bar{t} = \bar{\bar{A}}\,\bar{t}$
- za pomocą $f_4 = \bar{A}\,t$: $A\,\bar{t} = A(\bar{A} + \bar{t}) = A(\overline{\bar{\bar{A}}\,t})$

Realizacja $f_3 = \bar{A}\,\bar{t}$:

- za pomocą $f_1 = A\,t$: $\bar{A}\,\bar{t} = \bar{A}(A + \bar{t}) = \bar{A}(\overline{A'\,t})$
  gdzie: $A' = \bar{A}$
- za pomocą $f_2 = A\,\bar{t}$: $\bar{A}\,\bar{t} = A'\,\bar{t}$ gdzie: $A' = \bar{A}$
- za pomocą $f_4 = \bar{A}\,t$: $\bar{A}\,\bar{t} = \bar{A}(A + \bar{t}) = \bar{A}(\overline{\bar{A}\,t})$

Realizacja $f_4 = \bar{A}\,t$:

- za pomocą $f_1 = A\,t$: $\bar{A}\,t = A'\,t$, gdzie: $A' = \bar{A}$
- za pomocą $f_2 = A'\,\bar{t}$: $\bar{A}\,t = \bar{A}(\overline{A'\,\bar{t}})$, gdzie: $A' = \bar{A}$
- za pomocą $f_3 = \bar{A}\,\bar{t}$: $\bar{A}\,t = \bar{A}(\overline{\bar{\bar{A}}\,\bar{t}})$

Przedstawione twierdzenie posiada duże znaczenie praktyczne, gdyż wynika z niego możliwość realizacji dowolnej funkcji logicznej czasowej rzędu pierwszego, a jak zostanie wykazane w dalszym ciągu pracy, również wyższego rzędu, za pomocą elementów realizujących dowolną funkcję logiczną czasową prostą rzędu I pod warunkiem że elementy te posiadają wymagane czasy działania operatorów czasowych.

Jako przykład zastosowania tego twierdzenia przedstawiono realizację funkcji f_1, f_2, f_3 i f_4 za pomocą przekaźników

elektromagnetycznych typu P (o opóźnionym zwolnieniu) oraz typu Q (o opóźnionym zadziałaniu). Charakterystyki czasowe przekaźnika P przedstawiono na wykresie z rys. 4.3, natomiast charakterystyki czasowe przekaźnika Q przedstawiono na wykresie z rys. 4.4.



Rys. 4.3. Charakterystyki czasowe przekaźnika typu P

1) realizacja funkcji At:

- za pomocą przekaźnika typu P:

$$A\,t = A(\bar{A} + t) = A(P + t) \quad \text{gdzie:} \quad P = \bar{A}$$

co odpowiada schematowi z rys. 4.5.

- za pomocą przekaźnika typu Q:

$$A\,t = A(\bar{A} + t) = A(\bar{Q} + t) \quad \text{gdzie:} \quad Q = A$$

co odpowiada schematowi z rys. 4.6.



Rys. 4.4. Charakterystyki czasowe przekaźnika typu Q



Rys. 4.5. Realizacja funkcji At za pomocą przekaźnika P



Rys. 4.6. Realizacja funkcji At za pomocą przekaźnika Q

2) realizacja funkcji $A\bar{t}$:

- za pomocą przekaźnika typu P:

$$A\,\bar{t} = \bar{P}\,t \quad \text{gdzie:} \quad P = \bar{A}$$

co odpowiada schematowi z rys. 4.7.

- za pomocą przekaźnika typu Q:

$$A\,\bar{t} = Q\,\bar{t} \quad \text{gdzie:} \quad Q = A$$

co odpowiada schematowi z rys. 4.8.



Rys. 4.7. Realizacja funkcji At za pomocą przekaźnika P



Rys. 4.8. Realizacja funkcji At za pomocą przekaźnika Q

3) realizacja funkcji A+t:

- za pomocą przekaźnika typu P:

$$A + t = P + t \quad \text{gdzie:} \quad P = A$$

co odpowiada schematowi z rys. 4.9.



Rys. 4.9. Realizacja funkcji A+t za pomocą przekaźnika P



Rys. 4.10. Realizacja funkcji A+t za pomocą przekaźnika Q

- za pomocą przekaźnika typu Q:

$$A + t = \overline{Q} + t \quad \text{gdzie:} \quad Q = \overline{A}$$

co odpowiada schematowi z rys. 4.10.

4) realizacja funkcji $A + \overline{t}$:

- za pomocą przekaźnika typu P:

$$A+\overline{t} = (A+\overline{A})(A+\overline{t}) = A + (\overline{A}\ \overline{t}) = A + (\overline{P}\ \overline{t}) \quad \text{gdzie:} \quad P = A$$

co odpowiada schematowi z rys. 4.11.

- za pomocą przekaźnika typu Q:

$$A+\overline{t} = (A+\overline{A})(A+\overline{t}) = A + (\overline{A}\ \overline{t}) = A + (Q\ \overline{t}) \quad \text{gdzie:} \quad Q = \overline{A}$$

co odpowiada schematowi z rys. 4.12.



Rys. 4.11. Realizacja funkcji $A+\overline{t}$ za pomocą przekaźnika P



Rys. 4.12. Realizacja funkcji $A+\overline{t}$ za pomocą przekaźnika Q

5. PROJEKTOWANIE UKŁADÓW SEKWENCYJNYCH O NIETRWAŁEJ PAMIĘCI REALIZUJĄCYCH FUNKCJE LOGICZNE CZASOWE RZEDU I

Definicja 8

Niech operator czasowy t o czasie działania T jest wyzwalany przez argument A w momentach $A \rightarrow A_0$. Dowolną funkcję logiczną czasową prostą rzędu I zależną od argumentu A i operatora czasowego t' o tym samym czasie działania T nazywamy funkcją współczasową z operatorem t jeżeli dla funkcji tej wyzwalanie operatora czasowego t' następuje również w momentach $A \rightarrow A_0$.

Przykład:

Jeżeli operator t o czasie działania T jest wyzwalany w momentach $A \rightarrow 1$, to funkcjami współczasowymi z tym operatorem będą funkcje:

$$A\,t'$$

$$A\,\bar{t}'$$

$$\bar{A} + t'$$

$$\bar{A} + \bar{t}'$$

gdzie: czas działania operatora t' jest równy T.

Założenia do projektowania: wykres czasowy przedstawiający przebieg sygnałów wejściowych i wyjściowych układu.

Cel projektowania: określenie funkcji logicznych czasowych odpowiadających sygnałom wyjściowym.

Przebieg projektowania:

Krok 1: na podstawie w/w wykresu czasowego sporządza się wykresy czasowe dla wszystkich operatorów czasowych określając ich początki działania, argumenty wyzwalające i czasy działania.

Krok 2: dla każdego z operatorów czasowych sporządza się wykres czasowy dowolnej funkcji współczasowej z nim.

Krok 3: na podstawie uzupełnionego w kroku 2 wykresu czasowego układamy tablice Karnaugha dla poszukiwanych funkcji logicznych czasowych. Uwzględniamy przy tym następujące argumenty:

a) sygnały wejściowe układu,

b) funkcje współczasowe operatorów czasowych.

Krok 4: w oparciu o sporządzone tablice Karmeugha określa się w sposób znany równania poszukiwanych funkcji logicznych czasowych.

Zależnie od wyboru funkcji współczasowych wprowadzonych w kroku 2 otrzymuje się w kroku 4 różne równania poszukiwanych funkcji logicznych czasowych. Korzystając z przedstawionych w rozdziale 4 właściwości funkcji logicznych czasowych rzędu I można wykazać tożsamość rozwiązań otrzymanych przy różnym wyborze funkcji współczasowych.

Przykład 5.1.

Znaleźć równania układu o dwóch wejściach A_1 i A_2 oraz jednym wyjściu x, pracującego zgodnie z wykresem czasowym z rys. 5.1.

Przebieg rozwiązania przedstawiono na rys. 5.1 i 5.2, schematy logiczne układu na rys. 5.3. Dla kroku 2 rozpatrzono cztery warianty a, b, c i d, różniące się rodzajem wybranej funkcji współczasowej. Jak wynika z równań przedstawionych na rys. 5.2, rozwiązania otrzymane przy użyciu różnych funkcji współczasowych są sobie równoważne.

Przykład 5.2

Znaleźć równania układu o dwóch wejściach A i B oraz jednym wyjściu x, pracującego zgodnie z wykresem czasowym z rys. 5.4.

Przebieg rozwiązania przedstawia rys. 5.4. Dla operatora czasowego t_1 wybrano funkcję współczasową $\bar{A} + t_1$, dla operatora czasowego t_2 wybrano funkcję współczasową $\bar{A} + t_2$. Schemat logiczny otrzymanego układu przedstawia rys. 5.5.



Rys. 5.1. Przebieg rozwiązania dla przykładu 5.1: założenia, krok 1 i cztery warianty kroku 2 dla czterech różnych funkcji współczasowych z operatorem t



Rys. 5.2. Ciąg dalszy przebiegu rozwiązania dla przykładu 5.1: cztery warianty kroku 3 dla czterech różnych funkcji współczasowych z operatorem t.



Rys. 5.3. Cztery warianty rozwiązania dla przykładu 5.1 przy czterech różnych funkcjach współczasowych z operatorem t



Rys. 5.4. Przebieg rozwiązania dla przykładu 5.2



Rys. 5.5. Schemat logiczny układu sekwencyjnego z przykładu 5.2

Przykład 5.3

Znaleźć równanie układu o dwóch wejściach A i B oraz dwóch wyjściach x i y, pracującego zgodnie z wykresem czasowym z rys. 5.6.

Przebieg rozwiązania przedstawia rys. 5.6. Dla operatora czasowego t_1 wybrano funkcję współczasową $\bar{B}\ t_1$, dla operatora czasowego t_2 wybrano funkcję współczasową $\bar{A}\ t_2$. Schemat logiczny otrzymanego układu przedstawia rys. 5.7.

Krok 3 i 4



Rys. 5.6. Przebieg rozwiązania dla przykładu 5.3

(At_2) (Bt_1)

AB	00	01	11	10
00	0	1	ϕ	1
01	0	ϕ	ϕ	0
11	0	ϕ	ϕ	ϕ
10	0	1	ϕ	ϕ

x

$x = Bt_1 + B(At_2)$

(At_2) (Bt_1)

AB	00	01	11	10
00	0	0	ϕ	0
01	0	ϕ	ϕ	0
11	1	ϕ	ϕ	ϕ
10	0	1	ϕ	ϕ

y

$y = AB + A(Bt_1)$



Rys. 5.7. Schemat logiczny układu sekwencyjnego z przykładu 5.3

6. FUNKCJE LOGICZNE CZASOWE RZĘDU II

Definicja 9

Funkcją logiczną czasową prostą rzędu II nazywa się iloczyn lub sumę logiczną $g[f(A, t_1), t_2]$ dwóch argumentów:

- funkcji logicznej czasowej rzędu I, $f(A, t_1)$,
- operatora czasowego t_2 wyzwalanego przez tę funkcję

przy czym za początek działania $\tau_{0.2}$ operatora czasowego t_2 przyjmuje się każdy moment, w którym funkcja $f(A, t_1)$ osiąga wartość f_0, dla której wartość funkcji $g[f, t_2]$ staje się zależna od operatora czasowego t_2. ($\tau_{0.2}$: $f \to f_0$, gdzie $g[f_0, t_2] = t_2$).

Przykład

Rys. 6.1 i 6.2 przedstawiają schematy logiczne dwóch układów realizujących funkcje logiczne czasowe rzędu II i odpowiadające im wykresy czasowe.

Definicja 10

Operator czasowy t_1 wyzwalany przez argument binarny A nazywa się operatorem czasowym I rzędu.

Definicja 11

Operator czasowy t_2 wyzwalany przez funkcję logiczną czasową rzędu I $f(A, t_1)$ nazywa się operatorem czasowym II rzędu.

Definicja 12

Funkcją logiczną czasową złożoną rzędu II nazywa się funkcję logiczną której przynajmniej jeden argument jest funkcją logiczną czasową prostą rzędu II przy czym argument ten nie może wyzwalać żadnego operatora czasowego.

Przykład

Funkcjami logicznymi czasowymi złożonymi rzędu II są następujące funkcje:

$$x = (\bar{A}\ \bar{t}_1)t_2 + B\ t_2$$

$$y = (A\ t_1 + \bar{t}_2)B$$

Właściwości funkcji logicznych czasowych rzędu II

Prawa algebry Boole'a zachowują swoją ważność dla funkcji logicznych czasowych rzędu II przy tych samych ograniczeniach jak dla funkcji logicznych czasowych rzędu I (por. rozdział 4).



Rys. 6.1. Schemat logiczny układu realizującego funkcję logiczną czasową rzędu II oraz wykres czasowy przedstawiający przebieg pracy układu



Rys. 6.2. Schemat logiczny układu realizującego funkcję logiczną czasową rzędu II oraz wykres czasowy przedstawiający przebieg pracy układu

7. PROJEKTOWANIE UKŁADÓW SEKWENCYJNYCH O NIETRWAŁEJ PAMIĘCI REALIZUJĄCYCH FUNKCJE LOGICZNE CZASOWE RZĘDU II

Założenia i cel projektowania: jak w rozdziale 5

Przebieg projektowania:

Krok 1: na podstawie znajomości wykresu czasowego sygnałów wejściowych i wyjściowych sporządza się wykresy czasowe dla wszystkich operatorów czasowych I rzędu określając ich początki działania, argumenty wyzwalające, którymi są sygnały wejściowe układu, oraz czasy działania. Dla każdego z operatorów czasowych rzędu I sporządza się wykres czasowy dowolnej funkcji współczasowej z nim.

Krok 2: sporządza się wykresy czasowe operatorów czasowych II rzędu określając ich początki działania, argumenty wyzwalające, którymi są funkcje współczasowe z operatorami czasowymi I rzędu, oraz czasy działania. Dla każdego z operatorów czasowych II rzędu sporządza się wykres czasowy dowolnej funkcji współczasowej z nim.

Krok 3: na podstawie uzupełnionego w kroku 1 i 2 wykresu czasowego sporządza się tablicę Karnaugha dla poszukiwanych funkcji logicznych czasowych odpowiadających sygnałom wyjściowym, uwzględniając przy tym następujące argumenty:

a) sygnały wejściowe układu,
b) funkcje współczasowe operatorów czasowych I rzędu,
c) funkcje współczasowe operatorów czasowych II rzędu.

Krok 4: w oparciu o sporządzone tablice Karnaugha określa się w sposób znany równania poszukiwanych funkcji logicznych.

Przykład 7.1

Znaleźć równania układu o dwóch wejściach A i B oraz jednym wyjściu x, pracującego zgodnie z wykresem czasowym z rys. 7.1.



Rys. 7.1. Przebieg projektowania układu z przykładu 7.1

Analiza wykresu czasowego dla A, B oraz x wskazuje, że początek działania operatorów czasowych t_1 i t_3 można określić w zależności od zmian sygnałów wejściowych A i B, natomiast początek działania operatora czasowego t_2 przypada na moment końca działania operatora t_1. Stąd operatory t_1 i t_3 są operatorami I rzędu, natomiast operator t_2 jest operatorem II rzędu. W charakterze funkcji współczasowych operatorów t_1 i t_3 przyjmuje się odpowiednio $\bar{A}+t_1$ oraz $B+t_3$. Początek działania operatora II rzędu t_2 można określić w zależności od funkcji współczasowej $\bar{A}+t_1$ operatora t_1 a mianowicie $\tau_{0.2}$: $(\bar{A}+t_1) \rightarrow 0$. Stąd funkcją współczasową operatora t_2 może być np. funkcja $(\bar{A}+t_1) + t_2$. Na rys. 7.2 przedstawiono tablicę Karnaugha dla poszukiwanej funkcji x oraz odpowiadający jej schemat logiczny.

Przykład 7.2

Znaleźć równanie układu o dwóch wejściach A i B oraz jednym wyjściu x, pracującego zgodnie z wykresem czasowym z rys. 7.3.

Pobieżna analiza wykresu czasowego dla A, B oraz x może nasunąć wniosek że przedstawia on działanie układu realizującego funkcję logiczną czasową rzędu I, przy czym wyzwalanie operatora t_1 następuje w momentach $A \rightarrow 0$, wyzwalania operatora t_2 - w momentach $A \rightarrow 1$, wyzwalanie operatora t_3 w momentach $B \rightarrow 0$. Wprowadzając funkcje współczasowe $\bar{A}t_1$, At_2 i $\bar{B}t_3$ i próbując ułożyć tablicę Karnaugha dla x widzimy że dla stanu $(A, B, \bar{A}t_1, At_2, \bar{B}t_3) = (0, 0, 1, 0, 0)$, możliwe są dwa stany x: 1 lub 0. A więc przedstawionego działania nie da się uzyskać za pomocą układu realizującego funkcję logiczną czasową I rzędu.

Szukając rozwiązania na gruncie układów realizujących funkcje logiczne czasowe rzędu II zaczynamy od określenia operatorów czasowych I i II rzędu. Zauważamy przy tym że założenie o wyzwoleniu operatora t_2 przez argument A w momentach $A \rightarrow 1$ jest niesłuszne (w przypadku funkcji logicznych czasowych) gdyż x po wyzwoleniu operatora t_2 pozostaje równe 1 przez czas T_2 mimo że A po upływie czasu mniejszego od T_2 zmie-

Krok 3

$$(B + t_3)\left[(\bar{A} + t_1) + t_2\right](\bar{A} + t_1)$$

AB	000	010	110	100	101	111	011	001
00	ϕ	ϕ	ϕ	ϕ	ϕ	1	0	ϕ
01	ϕ	ϕ	ϕ	ϕ	ϕ	1	ϕ	ϕ
11	ϕ	ϕ	ϕ	ϕ	ϕ	ϕ	ϕ	ϕ
10	0	1	ϕ	ϕ	ϕ	1	0	ϕ

x

Krok 4

$$x = (B + t_3) + \left[(\bar{A} + t_1) + t_2\right]\overline{(\bar{A} + t_1)} =$$

$$= (B + t_3) + \overline{(\bar{A} + t_1)}t_2 = (B + t_3) + (A\bar{t}_1)t_2$$



Rys. 7.2. Ciąg dalszy projektowania układu z przykładem 7.1



Rys. 7.3. Przebieg projektowania układu z przykładu 7.2

Krok 3

$$(B + t_3)\left[(A + t_1)t_2\right](A + t_1)$$

AB	000	010	110	100	101	111	011	001
00	1	ϕ	ϕ	0	ϕ	ϕ	1	0
01	ϕ	ϕ	ϕ	0	ϕ	0	ϕ	ϕ
11	ϕ	ϕ	ϕ	ϕ	ϕ	ϕ	ϕ	ϕ
10	ϕ	ϕ	ϕ	ϕ	ϕ	ϕ	1	0

x

Krok 4

$$x = (\overline{B + t_3})\left[(A + t_1)t_2 + (\overline{A + t_1})\right] =$$

$$= (\overline{B + t_3})\left[(\overline{A + t_1}) + t_2\right] = (\bar{B}\bar{t}_3)\ (\bar{A}\ \bar{t}_1 + t_2)$$



Rys. 7.4. Ciąg dalszy projektowania układu z przykładu 7.2

nia swoją wartość na 0. Stąd t_2 należy uznać za operator czasowy II rzędu. Operatorami czasowymi I rzędu będą operatory t_1 i t_3. Dla operatorów t_1 i t_3 wyprowadza się odpowiednio funkcje współczasowe $A + t_1$ oraz $B + t_3$. Początek działania operatora II rzędu t_2 można określić zależnie od funkcji współczasowej $A + t_1$ operatora t_1, a mianowicie $\tau_{0.2.}$: $(A+ t_1) \rightarrow 1$. Stąd funkcją współczasową operatora t_2 może być np. funkcja $(A + t_1)t_2$. Na rys. 7.4 przedstawiono tablicę Karnaugha dla poszukiwanej funkcji x oraz odpowiadający jej schemat logiczny.

8. UWAGI O FUNKCJACH LOGICZNYCH CZASOWYCH WYŻSZEGO RZĘDU

Funkcje logiczne czasowe wyższego rzędu można zdefiniować rekurencyjnie podobnie jak poprzednio funkcje logiczne czasowe I i II rzędu.

Projektowanie układów realizujących te funkcje wymaga uwzględnienia następujących argumentów

- sygnałów wejściowych układu,
- funkcji współczasowych operatorów wszystkich rzędów

i przy zbyt dużej ilości tych argumentów napotyka na ogólnie znane trudności.

9. FUNKCJE LOGICZNE IMPULSOWE I ICH REALIZACJA

Definicja 13

Funkcję logiczną, której wartość może być równa "1" tylko przez okres czasu T jaki upłynął od momentu określonej zmiany wartości argumentu A jeżeli w momencie tym wartość funkcji była równa "0" nazywa się funkcją logiczną impulsową jedynkową argumentu A.

Definicja 14

Funkcję logiczną której wartość może być równa "0" tylko przez okres czasu T jaki upłynął od momentu określonej zmiany wartości argumentu A jeżeli w momencie tym wartość funkcji była równa "1" nazywa się funkcją logiczną impulsową zerową argumentu A.

Uwzględniając dla każdej z tych definicji dwie możliwości określenia początku impulsu (dla $A \rightarrow 1$ oraz $A \rightarrow 0$) otrzymuje się cztery podstawowe funkcje logiczne impulsowe omówione poniżej.

a) funkcja logiczna impulsowa Y_1

Funkcja ta jest zdefiniowana wykresem czasowym przedstawionym na rys. 9.1. Dla znalezienia równania układu pracującego zgodnie z podanym wykresem czasowym należy uwzględnić stan nieustalony układem przyjmując że aktualna zmiana stanu wyjścia układu następuje z nieskończenie małym opóźnieniem $\Delta\tau$ po wystąpieniu przyczyny, która ją wywołała. Stąd rzeczywisty przebieg sygnału wyjściowego poszukiwanego układu oznaczony przez "y" będzie opóźniony względem "Y" o czas $\Delta\tau$. Przy tej interpretacji "y" jest aktualnym stanem wyjścia, natomiast "Y" jest następnym stanem wyjścia będącym wynikiem aktualnego stanu wyjścia "y" i aktualnego stanu wejścia A. Wprowadzając operator czasowy t wyzwalany przez funkcję $A + y_1$ w momentach $(A + y_1) \rightarrow 1$ widać że Y_1 można określić równaniem:

$$Y_1 = (A + y_1)t$$

któremu odpowiada schemat logiczny z rys. 9.1. Na rysunku tym przedstawiono również tablicę przejść i tablicę stanów dla Y_1. W tablicy przejść można wyróżnić:

- dwa stany stabilne (A, t, y_1, Y_1): (0,0,0,0) i (1,0,0,0) oznaczone symbolem ○ . W stanach tych układ może znajdować się nieograniczenie długo, do momentu zmiany stanu wejścia A.

- trzy stany niestabilne (A, t, y_1, Y_1) : (1,1,0,1), (0,0,1,0) oraz (1,0,1,0) oznaczone symbolem ● . W stanach



Rys. 9.1. Funkcja logiczna impulsowa Y_1, jej wykres czasowy, tabela stanów i tabela przejść oraz schemat logiczny układu ją realizującego

tych układ może znajdować się nieskończenie krótko (przez czas $\Delta\tau$), po czym przechodzi do odpowiedniego stanu stabilnego lub półstabilnego zgodnie ze strzałką $\longrightarrow$.

- dwa stany półstabilne (A, t, y_1, Y_1): (1,1,1,1) oraz (0,1,1,1) oznaczone symbolem ⊘ . W stanach tych układ może znajdować się łącznie co najwyżej przez czas T, poczym przechodzi do stanu niestabilnego (A, t, y_1, Y_1): (0,0,1,0) lub (1,0,1,0).

Dla opisu układów realizujących funkcje logiczne impulsowe wygodnie jest posługiwać się operatorem p zapamiętywania przez czas T. W tym celu definiuje się funkcję logiczną impulsową przy pomocy funkcji logicznej czasowej prostej rzędu I i operatora p w następujący sposób:

$$Y = \left[f(A, t)\right]_p = \begin{cases} f(A,t) & \text{dla} \quad \tau_0 \leqslant \tau \leqslant \tau_0 + \Delta\tau \\ f(y,t) & \text{dla} \quad \tau_0 + \Delta\tau \leqslant \tau \leqslant \tau_0 + T \end{cases}$$

gdzie: $y(\tau) = Y(\tau - \Delta\tau)$

Stąd

$$Y_1 = (A + y_1)t = \left[At\right]_p$$

b) <u>funkcja logiczna impulsowa Y_2</u>

Funkcja ta jest zdefiniowana wykresem czasowym przedstawionym na rys. 9.2. Na tymże rysunku przedstawiono tablicę stanów, tablicę przejść oraz schemat logiczny układu ją realizującego.

c) <u>funkcja logiczna impulsowa Y_3</u>

Funkcja ta jest zdefiniowana wykresem czasowym przedstawionym na rys. 9.3. Na tymże rysunku przedstawiono tablicę stanów, tablicę przejść oraz schemat logiczny układu ją realizującego.



	At			
	00	01	11	10
Y_2 0	0	1	ϕ	0
1	0	1	1	0

Y_2



$$Y_2 = (\bar{A}+y_2)t = [\bar{A}t]_p$$

	At			
	00	01	11	10
Y_2 0	0	●		0
1	●	0	0	●

Rys. 9.2. Funkcja logiczna impulsowa Y_2, jej wykres czasowy, tabela stanów i tabela przejść oraz schemat logiczny układu ją realizującego



Rys. 9.3. Funkcja logiczna impulsowa Y_3, jej wykres czasowy, tabela stanów i tabela przejść oraz schemat logiczny układu ją realizującego



$$Y_4 = AY_4 + \bar{t} = [A + \bar{t}]_p$$

Rys. 9.4. Funkcja logiczna impulsowa Y_4, jej wykres czasowy, tabela stanów i tabela przejść oraz schemat logiczny układu ją realizującego

d) funkcja logiczna impulsowa Y_4

Funkcja ta jest zdefiniowana wykresem czasowym przedstawionym na rys. 9.4. Na tymże rysunku przedstawiono tablicę stanów, tablicę przejść oraz schemat logiczny układu ją realizującego.

10. PROJEKTOWANIE UKŁADÓW SEKWENCYJNYCH O NIETRWAŁEJ PAMIĘCI WYMAGAJĄCYCH UŻYCIA ELEMENTÓW REALIZUJĄCYCH FUNKCJE LOGICZNE IMPULSOWE

Jeżeli realizacja układu sekwencyjnego o nietrwałej pamięci pracującego zgodnie z zadanym wykresem czasowym jest niemożliwe do przeprowadzenia przy użyciu układów realizujących funkcje logiczne czasowe dowolnego rzędu tzn. jeżeli w tablicach Karnaugha dla sygnałów wyjściowych sporządzonych przy uwzględnieniu argumentów w postaci sygnałów wejściowych układu i funkcji współczasowych wszystkich operatorów czasowych występuje zawsze przynajmniej jeden taki stan wejścia, któremu odpowiadają dwa różne stany wyjścia, istnieje możliwość realizacji tego układu przy użyciu elementów realizujących funkcje logiczne impulsowe. Możliwość ta wynika stąd, że wymieniona powyżej niejednoznaczność w tablicy Karnaugha układanej dla funkcji logicznej czasowej spowodowana jest tym, że sygnał wyjściowy układu jest m.in. funkcją czasu jaki upłynął od pewnego momentu, np. momentu określonej zmiany sygnału wejściowego, a czas ten nie jest argumentem w tablicy Karnaugha dla funkcji logicznej czasowej.

Aby odpowiedzieć na pytanie, które spośród występujących w układzie operatorów czasowych należy zrealizować przy pomocy funkcji logicznych impulsowych, można się posłużyć następującym kryterium: jeżeli wprowadzenie do tablicy Karnaugha argumentów, którymi są operatory czasowe t_1, t_2,..t_n czyni tablicę jednoznaczną, to operatory te należy zrealizować przy pomocy funkcji logicznych impulsowych.

Stąd sposób postępowania przy projektowaniu omawianych układów jest następujący:

Krok 1: sporządza się wykresy czasowe dla wszystkich operatorów czasowych, określając ich początek działania i czas działania.

Krok 2: określa się w sposób omówiony powyżej które spośród operatorów czasowych muszą być realizowane przy pomocy funkcji logicznych impulsowych.

Krok 3: określa się równania potrzebnych funkcji logicznych impulsowych.

Krok 4: wprowadza się funkcje współczasowe dla pozostałych operatorów czasowych podobnie jak dla układów realizujących funkcje logiczne czasowe.

Krok 5: sporządza się tablicę Karnaugha dla poszukiwanych funkcji logicznych uwzględniając następujące argumenty:
- sygnały wejściowe układu,
- funkcje logiczne impulsowe,
- funkcje współczasowe.

Krok 6: na podstawie tablicy Karnaugha określa się w sposób znany równania poszukiwanej funkcji.

Przykład 10.1

Znaleźć schemat logiczny układu o jednym wejściu A i jednym wyjściu x pracującego zgodnie z wykresem czasowym z rys. 10.1: na wyjściu x pojawia się sygnał "0" przez czas T_1 po zmianie $A \rightarrow 1$, o ile od poprzedniej zmiany $A \rightarrow 1$ upłynął czas $T_2 > T_1$.

Rys. 10.1 przedstawia próbę otrzymania rozwiązania w postaci układu realizującego funkcję logiczną czasową I rzędu. Próba ta nie powiodła się gdyż w tabeli Karnaugha stanowi wejście (A, At_1, At_2): (0,0,0) odpowiadają dwa różne stany wyjścia $x = 0$ lub $x = 1$. Również próby otrzymania rozwiązania w postaci układu realizującego funkcję logiczną czasową II rzędu prowadzą do tego samego wyniku. Stąd konieczność projektowania



	$(At_1)(At_2)$ 00	01	11	10
A 0	1,0	ϕ	ϕ	ϕ
1	1	1	0	ϕ

x

Rys. 10.1. Próba rozwiązania przykładu 10.1 przy zastosowaniu układów realizujących funkcje logiczne czasowe

układu przy użyciu elementów realizujących funkcje logiczne impulsowe (por. rys. 10.2).

Operatorem czasowym, który powinien być realizowany przy pomocy funkcji logicznej impulsowej okazuje się być operator t_2, gdyż dopiero wprowadzenie w charakterze argumentu operatora t_2 umożliwia otrzymanie jednoznacznej tablicy Karnaugha dla x. Stąd wprowadza się funkcję logiczną impulsową $B = [At_2]_p$. Przebieg wykresu czasowego B oraz x wskazuje na to, że wyzwolenie operatora czasowego t_1 powinno odbywać się w momentach $B \rightarrow 1$. Stąd dla operatora t_1 wprowadza się funkcję współczasową Bt_1. Tablicę Karnaugha dla x przy uwzględnieniu argumentów A, B oraz Bt_1 przedstawiono na rys. 10.2. Na tym rysunku przedstawiono schemat logiczny układu pracującego zgodnie z zadanym wykresem czasowym.

Przykład 10.2

Znaleźć schemat logiczny układu o jednym wejściu A i jednym wyjściu x pracującego zgodnie z wykresem czasowym z rys. 10.3.

Rozumując podobnie jak poprzednio dochodzi się do wniosku że operator t_3 musi być zrealizowany przy pomocy funkcji logicznej impulsowej $[At_3]_p$. Pozostałe operatory czasowe można ale nie potrzeba realizować przy pomocy funkcji logicznych impulsowych. W tym drugim przypadku wyzwolenie operatorów czasowych t_1 i t_2 powinno nastąpić w momentach $[At_3]_p \rightarrow 1$. Stąd funkcjami współczasowymi dla operatorów t_1 i t_2 będą odpowiednio $([At_3]_p)t_1$ oraz $([At_3]_p)t_2$. Rozwiązanie dla poszukiwanego układu przedstawiono na rys. 10.4.

Rys. 10.5 przedstawia inny wariant rozwiązania dla tego samego przykładu. Tym razem operatory t_1 oraz t_3 zostały zrealizowane przy pomocy funkcji logicznych impulsowych $[At_1]_p$ oraz $[At_3]_p$. Wyzwolenie operatora czasowego t_2 powinno nastąpić w momentach $[At_3]_p \rightarrow 1$. Stąd funkcją współczasową operatora t_2 może być $([At_3]_p)t_2$. Rozwiązanie dla rozpatrywanego wariantu przedstawiono na rys. 10.6.



A \ $B(Bt_1)$	00	01	11	10
0	1	ϕ	0	1
1	1	ϕ	0	1

X



$$x = \overline{Bt_1} = \overline{B} + \overline{t_1}$$

$$B = (At_2)_p$$

Rys. 10.2. Rozwiązanie przykładu 10.1 przy zastosowaniu układu realizującego funkcję logiczną impulsową



Rys. 10.3. Dane i przebieg rozwiązania dla przykładu 10.2

$[At_3]_p$ $([At_3]_p)t_1$ $([At_3]_p)t_2$

	000	010	110	100	101	111	011	001
A 0	0	ϕ	ϕ	1	0	ϕ	ϕ	ϕ
1	0	ϕ	ϕ	1	0	1	ϕ	ϕ

x

$$x = [At_3]_p\, t_1 + [At_3]_p\, (\overline{[At_3]_p\, t_2}) =$$

$$= [At_3]_p\, t_1 + [At_3]_p\, (\overline{[At_3]_p} + \overline{t}_2) =$$

$$= [At_3]_p\, t_1 + [At_3]_p\, \overline{t}_2$$



Rys. 10.4. Rozwiązanie dla przykładu 10.2 otrzymane z wykresów czasowych z rys. 10.3



Rys. 10.5. Dane i przebieg drugiego wariantu rozwiązania dla przykładu 10.2

$$[At_1]_p\ [At_3]_p\ ([At_3]_p\ t_2)$$

	000	010	110	100	101	111	011	001
A 0	0	1	ϕ	ϕ	0	1	0	ϕ
1	0	1	1	0	0	1	0	ϕ

X

$$x = [At_1]_p\ [At_3]_p + [At_3]_p\ (\overline{[At_3]_p\ t_2}) =$$

$$= [At_1]_p\ [At_3]_p + [At_3]_p\ (\overline{[At_3]_p} + \overline{t}_2) =$$

$$= [At_1]_p\ [At_3]_p + [At_3]_p\ \overline{t}_2$$



Rys. 10.6. Rozwiązanie dla przykładu 10.2 otrzymane z wykresów czasowych z rys. 10.5

11. WNIOSKI

1. Wprowadzone w pracy pojęcie operatora czasowego umożliwia integrację w ramach wspólnych podstaw teoretycznych (algebra Boole'a, metoda tablic Karnaugha) dziedziny układów sekwencyjnych o nietrwałej pamięci z dziedziną układów kombinacyjnych oraz układów sekwencyjnych o trwałej pamięci.

2. Pojęcie operatora czasowego stanowi podstawę inżynieryjnej metody projektowania układów sekwencyjnych o nietrwałej pamięci. Metoda ta umożliwia:

- otrzymanie równań układu sekwencyjnego o nietrwałej pamięci z wykresu czasowego przedstawiającego przebieg pracy tego układu.
- pożądane przekształcenie tych równań zmierzające do realizacji potrzebnych funkcji logicznych czasowych i impulsowych przy pomocy stojącego do dyspozycji systemu elementów czasowych.

12. LITERATURA

[1] McCluskey E.J.: "Introduction to State Tables", w pracy "A Survey of Switching Theory", McGraw-Hill, New York, 1962.

[2] Gavrilov M.A.: "Teorija rolejno-kontaktnych schem", Izd. AN SSSR, Moskva 1950.

[3] Polgar C.: "Technique de l'emploi des relais dans les machines automatiques", Edition Eyrolles, Paris, 1961.

[4] Pospolov D.A.: "Logičeskie metody analiza i sinteza schem" Izdatelstvo Energia, Moskva 1964.

[5] Siwiński J.: "Synteza układów wielotaktowych z elementami czasowymi", Archiwum Automatyki i Telemechaniki, zeszyt 1/2, 1962.

[6] Siwiński J.: "Synteza i analiza układów przekaźnikowo-stykowych w zastosowaniu do automatyzacji niektórych urządzeń górniczych", Praca kandydacka, Politechnika Śląska, Gliwice 1954.

[7] Stahl K.: "Industrielle Steuerungstechnik in schaltalgebreischer Behandlung", Oldenbourg Verlag, München, 1965.

[8] Traczyk W.: "Projektowanie tranzystorowych układów przełączających", WNT, Warszawa, 1966.

23

ZESZYTY NAUKOWE POLITECHNIKI ŚLĄSKIEJ
ukazują się w następujących seriach:

A. AUTOMATYKA
B. BUDOWNICTWO
Ch. CHEMIA
E. ELEKTRYKA
En. ENERGETYKA
G. GÓRNICTWO
IS. INŻYNIERIA SANITARNA
MF. MATEMATYKA-FIZYKA
M. MECHANIKA
NS. NAUKI SPOŁECZNE

Dotychczas ukazały się następujące zeszyty serii A.:

Automatyka z. 1, 1961 r., s. 200, zł 13,85
Automatyka z. 2, 1962 r., s. 138, zł 10,70
Automatyka z. 3, 1963 r., s. 90, zł 9,—
Automatyka z. 4, 1963 r., s. 108, zł 5,70
Automatyka z. 5, 1964 r., s. 114, zł 6,85
Automatyka z. 6, 1965 r., s. 184, zł 9,40
Automatyka z. 7, 1966 r., s. 224, zł 12,—
Automatyka z. 8, 1967 r., s. 154, zł 9,—
Automatyka z. 9, 1968 r., s. 257, zł 9,—
Automatyka z. 10, 1968 r., s. 92, zł 6,—

BIBLIOTEKA GŁÓWNA
Politechniki Śląskiej
P 3342/69