

RZECZPOSPOLITA  
POLSKA



Urząd Patentowy  
Rzeczypospolitej Polskiej

(12) **OPIS PATENTOWY** (19) **PL** (11) **205008**

(13) **B1**

(21) Numer zgłoszenia: **361122**

(51) Int.Cl.

**H01L 29/772 (2006.01)**

(22) Data zgłoszenia: **07.07.2003**

(54)

**Tranzystor polowy MOS o bramce swobodnej złączowej**

(43) Zgłoszenie ogłoszono:

**10.01.2005 BUP 01/05**

(45) O udzieleniu patentu ogłoszono:

**31.03.2010 WUP 03/10**

(73) Uprawniony z patentu:

**Politechnika Śląska, Gliwice, PL**

(72) Twórca(y) wynalazku:

**Lesław Topór-Kamiński, Gliwice, PL**

**Piotr Holajn, Gliwice, PL**

(74) Pełnomocnik:

**Ziółkowska Urszula, Politechnika Śląska**

**PL 205008 B1**

## Opis wynalazku

Przedmiotem wynalazku jest tranzystor polowy MOS o bramce swobodnej złączowej.

Dotychczas wykonywane struktury wielowejściowych tranzystorów polowych MOS z bramką swobodną posiadają konstrukcyjnie ustalone wartości pojemności kondensatorów utworzonych między wejściowymi bramkami sterującymi, a odizolowaną od otoczenia bramką swobodną. Uniemożliwia to płynne zmienianie współczynników wagowych poprzez które wpływa się na zjawiska zachodzące w kanale tranzystora w czasie jego pracy.

Tranzystor polowy MOS o bramce swobodnej złączowej jest strukturą wykonaną na podłożu półprzewodnikowym posiadającą między kanałem, a sterującymi zaciskami bramek wejściowych dodatkową warstwę przewodzącą odizolowaną od otoczenia, zwaną bramką swobodną lub pływającą (floating gate). Są to znane struktury zwane tranzystorami polowymi typu MOS z bramką swobodną.

Tranzystor według wynalazku charakteryzuje się tym, że pomiędzy elektrodami umieszcza się dwie warstwy półprzewodnikowe o przewodnictwie typu „p” i o przewodnictwie typu „n”, które tworzą co najmniej jeden zacisk sterujący. Warstwy półprzewodnikowe typu „n” i „p” są ustawione w kolejności N-P lub P-N. Kanał tranzystorowy jest typu „n” lub „p”.

Wprowadzenie pomiędzy bramkę swobodną, a jedną z bramek wejściowych sterujących tranzystorem, złącza półprzewodnikowego utworzonego z dwóch warstw półprzewodników o przewodnictwie typu „n” i „p”, powoduje utworzenie między bramką wejściową a bramką swobodną kondensatora o pojemności złącza zależnej od wartości przyłożonego napięcia. Ponadto pozwala to na sterowania zjawiskami zachodzącymi w kanale tranzystora z współczynnikami wagowymi zmienianymi na bieżąco jednym z napięć wejściowych.

Struktura tranzystora według wynalazku powoduje uzależnienie pojemności między bramkami wejściowymi a swobodną od napięcia wejściowego. Ponadto umożliwia łatwe sterowanie wartościami współczynników wagowych każdego z wejść oraz umożliwia zablokowanie oddziaływania bramek wejściowych na zjawiska w kanale przez odpowiednie spolaryzowanie zacisku ze złączem półprzewodnikowym.

Przedmiot wynalazku przedstawiono w przykładzie wykonania na rysunku, który przedstawia strukturę wykonaną na podłożu półprzewodnikowym **B**. Tranzystor polowy o kanale **CH**, sterowany jest potencjałem bramki swobodnej **FG**. W pobliżu bramki swobodnej umieszczone są od jednej do kilku odizolowanych od niej warstw przewodzących elektrody **G1**, **G2**, **G3**, **G4** połączonych z wyprowadzeniami na zewnątrz układu. Pomiedzy niektórymi z tych warstw a bramką swobodną umieszczone są dwie warstwy: **N** z półprzewodnika o przewodności typu „n” i **P** z półprzewodnika o przewodności typu „p”. Warstwy przewodzące tworzą zaciski wejściowe sterujące potencjałem bramki swobodnej przez pojemności utworzone między nimi.

## Zastrzeżenia patentowe

1. Tranzystor polowy MOS o bramce swobodnej złączowej jest wykonany w strukturze półprzewodnikowej układem kanału i odizolowanej od niego elektrody **znamienny tym**, że pomiędzy elektrodą (**FG**) i elektrodą (**G1**) umieszcza się dwie warstwy półprzewodnikowe (**P**) o przewodnictwie typu „p” i (**N**) o przewodnictwie typu „n”, które tworzą co najmniej jeden wejściowy zacisk sterujący.

2. Tranzystor polowy według zastrz. 1, **znamienny tym**, że warstwy półprzewodnikowe typu „n” i „p” są ustawione w kolejności N-P lub P-N.

3. Tranzystor polowy według zastrz. 1, **znamienny tym**, że kanał tranzystorowy (**CH**) jest typu „n” lub „p”.

Rysunek



