

**PRACE
Instytutu
Maszyn
Matematycznych**



P. 2230 | 64 | 67

Sprawozdania

Tom I

Nr 5

PÓLPRZEWODNIKOWE UKŁADY LOGICZNE
S-200 DLA PAMIĘCI BĘBNOWEJ PB-3
Bohdan WOJTOWICZ

Wydaje
INSTYTUT MASZYN MATEMATYCZNYCH
Warszawa, ul. Koszykowa 79

Wszelkie prawa zastrzeżone

K o m i t e t R e d a k c y j n y

Leon LUKASZEWICZ /redaktor/, Antoni MAZURKIEWICZ,
Tomasz PIETRZYKOWSKI /z-ca redaktora/, Dorota PRAWDZIC,
Zdzisław WRZESZCZ

Redaktor działowy: Zbigniew ŚWIĄTKOWSKI,
Sekretarz redakcji: Romana NITKOWSKA

Adres redakcji: Warszawa, ul. Koszykowa 79, tel.28-37-29

Wykonano w IMM. Nakład 160 egzemplarzy.

Zaś. wewn. nr 1/II/R z dn. 18.II.1967 r.

Instytut Maszyn Matematycznych
Sprawozdania
Nr 5
1967.03

681.327.63:681.325.65:
681.325.63:621.374.32.

PÓŁPRZEWODNIKOWE UKŁADY LOGICZNE
S-200 DLA PAMIĘCI BĘBNOWEJ PB-3

Bohdan WOJTOWICZ

Pracę złożono 20.05.1966 r.

Podano w zarysie przebieg opracowania,
podstawowe parametry układów oraz oce-
nę ich niezawodności na podstawie dwu-
letniej eksploatacji

S P I S T R E Ś C I

1. Wstęp	4
2. Założenia	4
3. Pewne aspekty projektowania	5
4. Badania układów modelowych	8
5. Projekt techniczny	10
6. Uruchomienie i eksploatacja	10
7. Zakończenie	13

Literatura

Summary

1. Wstęp

Technika S-200 stanowi zespół diodowo-tranzystorowych układów logicznych opracowanych w Instytucie Maszyn Matematycznych w latach 1962-63.

Zasadniczym ich przeznaczeniem była pamięć bębnowa PB-3, ale sposób rozwiązania układów umożliwił ich zastosowanie również w innych urządzeniach cyfrowych.

Opracowanie rozpoczęto w marcu 1962 r. Wstępna eksploatacja elektroniki pamięci PB-3 rozpoczęła się we wrześniu 1963 r, a od stycznia 1964 r. układy były eksploatowane przy maszynie matematycznej do kwietnia 1966 r.

W okresie tym układy S-200 elektroniki PB-3 przepracowały ok. 7000 godzin bez żadnego uszkodzenia, co świadczy o ich wysokiej niezawodności.

2. Założenia

Podstawę do opracowania układów stanowiły założenia /1/ definiujące główne wymagania natury logicznej, elektrycznej i klimatycznej, wynikające z przewidywanego zastosowania układów.

W założeniach określono wymagania na następujące parametry układów:

- współczynnik wzmocnienia logicznego dla funkcyj podstawowych $K \geq 3$
- współczynnik powielenia logicznego dla wzmacniaczy mocy $K \geq 10$
- spływ logiczny /fain-in/ $N \geq 5$
- szybkość przesuwania rejestrów $f_p \geq 200 \text{ KHz}$
- ilość funkcyj pracujących w kaskadzie między dwoma punktami sieci, strobowanymi z częstotliwością 200 KHz /rys.1/ $n \geq 3$

W wymaganiach elektrycznych za poziomy sygnałów przyjęto 0 V i -5 V, a przewidywaną pojemność szkodliwą na wyjściu układu do 200 pF.

Z właściwości eksploatacyjno-klimatycznych założenia przewidywały ciągłą pracę układów w zakresie temperatury otoczenia od +10° do +45°C. Założenia podawały również wstępną listę układów podstawowych, niezbędnych przy realizacji schematu funkcjonalnego PB-3. Lista ta obejmowała:

- układ sumy logicznej
- układ iloczynu logicznego
- układ negacji
- układ pamiętający
- układ opóźniający
- układ matrycy dekodującej $2^5 - 2$
- wzmacniacz mocy $K \geq 10$.

W założeniach postulowano zamienność pakietów tego samego typu.

3. Pewne aspekty projektowania

Cykl opracowania obejmował etapy, od projektu koncepcyjnego poprzez projekt wstępny do projektu technicznego.

Zasadniczym celem projektu koncepcyjnego [2] było dokonanie wyboru:

- typu układów,
- techniki realizacyjnej,
- konfiguracji układów

oraz elementów konstrukcyjnych.

Duża elastyczność zastosowania przy różnych prędkościach działania, prostota zasilania i łatwość eksploatacyjna były tymi czynnikami, które zdecydowały o wyborze statycznego typu układów.

Specyfika pracy pamięci bębnowej wymagała jednak zapewnienia ścisłej synchronizacji pracy poszczególnych podzespołów elektrotechniki z sygnałem ścieżki zegarowej.

Stąd narodziła się koncepcja impulsowego odczytywania stanu dowolnego punktu sieci logicznej za pośrednictwem wąskich impulsów strobojących, zsynchronizowanych z zegarem centralnym.

Wybór chwili czasowej dla poszczególnych impulsów strobojących określany miał być generatorem chwil, zbudowanym z typowych układów S-200.

Przy wyborze techniki realizacyjnej oraz konfiguracji układu kierowano się głównie oceną takich parametrów jak:

- wymagana jednorodność elementów konstrukcyjnych
- spodziewane marginesy napięć zasilających
- szybkość działania
- osiągalny spływ logiczny
- osiągalny współczynnik wzmocnienia logicznego.

Rozpatrzono realizację oporowo-tranzystorową /RTL/ rys.2a., tranzystorową w wersji klasycznej /DCTL/ rys.2b. i zmodyfikowanej /RDCTL/ rys.2c. , jak również kilka wersji realizacji diodo-tranzystorowych. Właściwość poszczególnych realizacji przedyskutowano w projekcie koncepcyjnym techniki S-200 [2].

Najlepsze właściwości zapowiadał układ z rys.3. Układ ten charakteryzuje się małymi wymaganiami na jednorodność elementów, zapewnia duży współczynnik spływu logicznego oraz duże marginesy napięć zasilających przy znacznej prędkości działania dla danego typu tranzystora. Układ ten przyjęto za podstawę techniki S-200.

Dwa takie zmodyfikowane układy tworzą przerzutnik /rys.4./, natomiast inwerter mocy zrealizowano w układzie dwustopniowym /rys.5/. Pierwszy tranzystor pracuje w układzie wtórnika emiterowego zapewniając właściwe wzmocnienie prądu do wysterowania stopnia drugiego, który podobnie jak w zwykłym inwerterze pracuje w układzie wspólnego emitera. Na wejściu układ wyposażony jest w lampkę diodową.

Do realizacji iloczynu wąskich impulsów strobojących z sygnałem stałoprądowym przewidziano wzmacniacze transformatorowe zapewniające przy tym samym typie tranzystora bardzo dobre właściwości dynamiczne.

Wprowadzenie transformatorów umożliwiło również realizację opóźnienia dzięki wykorzystaniu uformowanego przerzutu.

Schemat ideowy wzmacniacza transformatorowego podano na rys. 6, a układu opóźniającego na rys. 7.

Realizację strobowania realizowano przez połączenie wyjścia inwertera mocy S-200-M z wejściem na emiter wzmacniacza impulsowego S-200-T lub takie same połączenie inwertera S-200-I ze wzmacniaczem S-200-A /rys.8/.

Przy wyborze elementów konstrukcyjnych starano się zastosować typy możliwie dobrej jakości. Najlepszymi z dostępnych w tym czasie konstruktorom elementów były następujące:

- tranzystory typ 2G397
- diody " DOG59
- oporniki " OWS-kl.I - 1%
- kondensatory " KSO-1

Elementy montowane były do układów bez selekcji i bez wstępnego starzenia.

Projekt wstępny obejmował obliczenia, budowę i badania układów modelowych. Obliczenie wartości oporników oparto na rozwiązaniu układu warunków ograniczających oba stany statyczne układów: stan zatkania i stan przewodzenia tranzystora, a wyznaczenie pojemności uzyskano dzięki analizie ładunkowej procesu jego wyłączenia [3]

W projektowaniu posłużono się metodą najgorszych okoliczności.

W wyniku projektu wstępnego opracowano układy o następujących podstawowych parametrach:

1. Inwerter	S-200-I
obciążalność	4 jednostki
spływ logiczny	12
czas propagacji	0,7 μ sek
2. Inwerter mocy	S-400-M
obciążalność	14 jednostek
spływ logiczny	12
czas propagacji	0,8 μ sek

3. Przerzutnik	S-200-P	
obciążalność		3 jednostki
czas propagacji		0,7 μ sek
częstotliwość pracy		200 KHz
4. Opóźniający wzmacniacz transformatorowy	S-200-A	
obciążalność		4 jednostki
częstotliwość pracy		400 KHz
czas trwania impulsu		1 μ sek
czas propagacji /dla impulsu nieopóźnionego/		0,1 μ sek
czas narastania		0,2 μ sek
czas opadania		0,1 μ sek
czas opóźnienia /dla impulsu opóźnionego/		1 μ sek
5. Transformatorowy wzmacniacz impulsowy	S-200-T	
obciążalność		22 jednostki
maksymalna częstotliwość pracy		400 KHz
czas trwania impulsu		1 μ sek
czas narastania		0,3 μ sek
czas opadania		0,2 μ sek
t_{p1}		0,1 μ sek
6. Układ zapalania wskaźnika żarowego prąd wyjściowy		100 mA

4. Badania układów modelowych

Celem sprawdzenia poprawności obliczeń i słuszności przyjętych założeń przeprowadzono badania typowych podzespołów układów S-200 zamontowanych laboratoryjnie.

Przebadano następujące podzespoły:

- licznik dwójkowy szeregowy 2^{20}
- licznik dziesiętny 1-2-4-2 /dwie dekady/

- rejestr szeregowy 16 ogniw
- zegar programowy wraz z rejestrem /zegar programowy składa się z licznika binarnego, dekodera i wzmacniaczy strobojących/.

Badania polegały na określaniu napięciowego obszaru poprawnego działania dla badanego podzespołu. Przeprowadzono je przy temperaturze otoczenia $+25^{\circ}\text{C}$ oraz $+50^{\circ}\text{C}$ na częstotliwościach pracy 200 i 300 KHz.

Obszar poprawności działania podzespołu określono na podstawie oceny wykonywania podstawowych jego funkcji. Dla liczników było to zliczanie i pamiętanie ilości impulsów podawanych na wejście, dla rejestrów i zegara poprawne wpisywanie informacji, pamiętania w warunkach statycznych i dynamicznych /w pętli/, prawidłowe przesuwanie oraz zatrzymywanie informacji w rejestrze sygnałami "start" i "stop" w różnych chwilach czasowych.

Wszystkie typy opracowanych układów wchodziły w skład zestawu zegara programowego i rejestru. Typowe marginesy uzyskane dla tego podzespołu przedstawiono na rys.7.

Układy zapewniały poprawną pracę w obszarze napięć $\pm 15\%$ od wartości nominalnej w temperaturze $+50^{\circ}\text{C}$ przy częstotliwości 200 KHz.

Badane podzespoły zawierały ogółem:

34 przerzutniki	S-200-P
40 inwerterów	S-200-I
10 inwerterów mocy	S-200-M
12 wzmacniaczy transformatorowych	S-200-T
4 wzmacniacze opóźniające	S-200-A

Ogólna ilość pracujących tranzystorów 2G397 wynosiła 130 szt., a diod DOG-51 /oraz DOP-1/ 397 sztuk.

W czasie prób układy przepracowały około 450 godz., w tym blisko 100 godz. w temperaturze $+50^{\circ}\text{C}$. W okresie tym nie nastąpiło żadne uszkodzenie elementów.

5. Projekt techniczny

Projekt techniczny obejmował opracowanie pełnej dokumentacji niezbędnej dla produkcji pakietów metodą obwodów drukowanych oraz dokumentów umożliwiających ich całkowitą kontrolę, a następnie wykorzystanie.

Opracowano warunki techniczne oraz instrukcję kontroli pakietów, jak również dokumentację i model specjalnego stanowiska do kontroli.

Opracowano również krótki katalog techniki S-200 podający podstawowe parametry opracowanych układów oraz przykładowe sposoby ich wykorzystania [5].

W wyniku projektu technicznego opracowano dokumentację w podanym wyżej zakresie dla następujących typów pakietów:

1. pakiet	SA	zawiera	8	inwerterów	S-200-T
2. "	SB	"	4	przerzutniki	S-200-P
3. "	SC	"	18	układów zapalania wskaźnika żarowego	S-200-Ż
4. "	SE	"	7	wzmacniaczy transformatorowych	S-200-T
5. "	SF	"	7	wzmacniaczy opóźniających	S-200-A
6. "	SD	"	6	inwerterów mocy	S-200-M

6. Uruchomienie i eksploatacja

Uruchomienia elektroniki pamięci bębnowej dokonano we wrześniu 1963 r. w Pracowni Pamięci Bębnowej IMM.

W skład tego bloku wchodziły następujące ilości układów techniki S-200:

Inwertery	S-200-I	szt.	120
Inwertery mocy	S-200-M	"	60
Przerzutniki	S-200-P	"	96

Wzmacniacze transformatorowe	S-200-T	szt.	49
Wzmacniacze opóźniające	S-200-A	"	35
Układy wskaźnikowe	S-200-Ż	"	72

Ogółem ilości układów S-200 w przeliczeniu na układ równoważny inwerterowi wynosi około 500 szt.

Podczas uruchamiania nie stwierdzono żadnych uszkodzeń, ani wadliwej pracy jakiegokolwiek z układów techniki. Nie zachodziła również potrzeba dokonywania zmian w elementach konstrukcyjnych, a postulat zmienności pakietów został całkowicie spełniony.

W czasie wstępnej eksploatacji układy przepracowały około 500 godzin.

Dzięki temu, że blok pamięci PB-3 wyposażony jest w układ kontrolny pozwalający na łatwą ocenę jego poprawnego działania oraz dzięki temu, że posiada autonomiczne zasilanie, łatwo można było dokonać prób marginesowych całego bloku.

Marginesy napięć zasilających układy S-200, uzyskane w czasie pomiarów z dnia 24.01.1964 r. przed oddaniem pamięci do ciągłej eksploatacji, były następujące:

$U_{nom} = +6 \text{ V}$	4,5 ÷ 7,5 V	-25% ÷ +25%
$U_{nom} = -4,5 \text{ V}$	-3,65 ÷ -5,2 V	-21% ÷ +15,5%
$U_{nom} = -16 \text{ V}$	-13,2 ÷ -17,8 V	-17,5% ÷ +11%
$U_{nom} = -8 \text{ V}$	-6,5 ÷ -9,3 V	-18,8% ÷ +12,5%

W okresie dwuletniej eksploatacji od 1 stycznia 1964 r. do 31 marca 1966 r. układy elektroniki pamięci bębnowej przepracowały ok. 6500 godz., co łącznie z 500 godz. eksploatacji wstępnej daje ogólną ilość 7000 godzin pracy układów S-200.

Uwzględniając liczbę pracujących układów, całkowita ilość układo-godzin pracy bez uszkodzenia wynosiła 3.500.000.

Ponieważ trudno przewidzieć kiedy nastąpiłoby pierwsze uszkodzenie, można przyjąć najgorszy przypadek, że nastąpi ono w następnej godzinie. Zakładając ten właśnie przypadek wystąpienia jednego uszkodzenia, uzyskujemy na poziomie ufności 90% dolny kres średniego czasu bezawaryjnego

$$m_t > \frac{2 T}{\alpha} = \frac{2 \cdot 3.500.000}{4.6} = 1.525.000 \text{ godz.}$$

$$\alpha = 0.1$$

$$2r = 2$$

Stosując do tych samych danych amerykańską procedurę wyznaczania minimalnego czasu międzyawaryjnego, opartą na kryteriach AGREE /6/, uzyskuje się dla układu techniki S-200 średni czas bezawaryjny 760.000 godz.

Pozostawiając na uboczu wybór kryterium dla ilościowej oceny niezawodności techniki S-200, stwierdzić można, że uzyskana w czasie wstępnej eksploatacji niezawodność kształtuje się na poziomie niezawodności przodujących firm amerykańskich dla układów germanowych z elementami dyskretnymi.

Taki wynik zapewniony został między innymi dzięki zastosowanej metodzie projektowania na najgorsze okoliczności, niedociążeniu elementów oraz pewnym zapasom szybkości użytych elementów aktywnych w stosunku do wymagań dla pamięci bębnowej.

W dniu 5.04.1966 r. dokonano pomiarów marginesów napięć elektroniki. Uzyskano następujące zakresy poprawnej pracy dla napięć zasilających układy S-200:

$U_{nom} = +6 \text{ V}$	4,7	÷	7,3 V	-22%	÷	+22%
$U_{nom} = -4,5 \text{ V}$	-3,1 V	÷	-5,0 V	-31%	÷	+11%
$U_{nom} = -16 \text{ V}$	-13,6 V	÷	-18,0 V	-15%	÷	+18,8%
$U_{nom} = -8 \text{ V}$	-6,5	÷	-9, V	-18,8%	÷	+15%

7. Zakończenie

Układy S-200 wykazały pełną poprawność działania w czasie długotrwałej eksploatacji w urządzeniach stacjonarnych w zakresie temperatur $+10^{\circ}\text{C}$ - $+45^{\circ}\text{C}$.

Przyjęty system strobowania i opracowane wzmacniacze strobuujące o czasach propagacji rzędu 0,1 μsek zapewniły ścisły synchronizm pracy poszczególnych podzespołów.

Uzyskane wyniki dwuletniej eksploatacji świadczą również o bardzo dużej niezawodności układów, a na podstawie wyników prób marginesowych, po 7000 godz. pracy, przewidywany czas życia układów ocenia się na większy niż 50.000 godzin.

Zebrane doświadczenia wykorzystano w dalszych pracach w Instytucie Maszyn Matematycznych przy opracowywaniu układów logicznych na częstotliwość 400 KHz.

W realizacji tematu S-200 bardzo istotny wkład pracy włożyli mgr inż. W. Dziejczak i mgr inż. K. Gójski, za co autor niniejszego sprawozdania, jako prowadzący temat, składa podziękowanie.

Literatura


1. DZIEDZIC W., NOWAK E., WOJTOWICZ B.: Tranzystorowe układy podstawowe do pamięci bębnowej. Założenia, Opracowanie wewnętrzne IMM, 1962.
2. DZIEDZIC W., WOJTOWICZ B.: Tranzystorowe układy podstawowe S-200. Projekt koncepcyjny, Opracowanie wewnętrzne IMM, 1962.
3. DZIEDZIC W., WOJTOWICZ B.: Tranzystorowe układy podstawowe S-200. Projekt wstępny, Opracowanie wewnętrzne IMM, 1962.
4. DZIEDZIC W., GÓJSKI K., WOJTOWICZ B.: Próby marginesowe podzespołów zbudowanych na elementach techniki S-200, Opracowanie wewnętrzne IMM, 1962.

5. PRACA ZBIOROWA: Katalog elementów techniki S-200, Opracowanie wewnętrzne IMM, 1962.
6. COX P., RANKIN K.F.: Reliability in Large Electronic Data Processing Systems, ATE Journal, October 1965.


SEMICONDUCTOR LOGICAL CIRCUITS S-200 FOR THE DRUM STORAGE PB-3

Summary


On the basis of 2-years exploitation, the paper outlines the development, basic parameters of semiconductor circuits, the logical circuits S-200, and their reliability.




Rys.1. Wymagana prędkość działania układów.




Rys.2. a/ Układ techniki oporowo-tranzystorowej /RTL/
b/ --- --- tranzystorowej o bezpośrednim sprzężeniu /DCTL/
c/ --- zmodyfikowanej techniki tranzystorowej /RDCTL/.




Rys.3. a/ Schemat ideowy układu inwertera
b/ Symbol logiczny.




Rys.4. Schemat ideowy i symbol przerzutnika S-200-P.



Rys.7. Schemat ideowy i symbol opóźniającego wzmacniacza transformatorowego S-200-A.



Rys.8. Odczyt stanu sieci logicznej impulsami strobującymi.
 a/ schemat ideowy
 b/ schemat logiczny
 c/ zależności sygnałów



Rys.9. Typowy obszar poprawnego działania podzespołu zegara programowego i rejestru.

BIBLIOTEKA GŁÓWNA
Politechniki Śląskiej

P 2230/64/67