

# prace Instytutu Maszyn Matematycznych

rok XI

S at the

P.2229 69



2 1

1969

Instytutu Maszyn Matematycznych

Rok XI

Warszawa 1969

Copyright (c) 1969 - by Instytut Maszyn Matematycznych Poland Wszelkie prawa zastrzeżone

#### Komitet Redakcyjny

Bartlomiej GLOWACKI, Jerzy GRADOWSKI /redaktor naczelny/, Andrzej KOJEMSKI, Włodzimierz MARDAL /z-ca redaktora/, Jan RELUGA

Sekretarz redakcji: Romana NITKOWSKA

Adres redakcji: Instytut Maszyn Matematycznych Działowy Ośrodek INTE Warszawa, ul. Krzywickiego 34, tel. 28-37-29 W.D.N. - Zam. 617/0/69. Nakład 400+25 egz.

### SPIS TREŚCI ZESZYTU 2

# СОДЕРЖАНИЕ CONTENTS

#### 1. Kania B., Kowalewska M.

	Urządzenie do kontroli poprawności działania układów logicznych	5
	Устройство для контроля платов с логическими схе- мами /Резюме/	
	Test control device for modules with logic circuits /Summary/	
2. S	inkiewicz T., Świątkowski Z.	
	Analiza parametrów dynamicznych układów pod- stawowych NAND	9
	Анализ динамических параметров основных схем NAND /Pesюмe/	
1000	Analysis of basis NAMD slowerts dynamic semanters	

Analysis of basic NAND elements dynamic parameters /Summary/

#### 3. Kiesler M.

Równoległo-równoległe liczniki rewersyjne . . . . 85 Паралельно-паралельные переменные счётчики /Резюме/

Parallel reversal counters /Summary/

## 4. Synak R.

Wpływ struktury bloku ferrytowego na niektóre właściwości techniczno-ekonomiczne pamięci 2,5 D. . . 105

Влияние структуры ферритового блока на некоторые техно-экономические свойства запоминыющего устройства 2,5 /Резюме/

The influence of ferrite block structure on some technical-economical properties of 2,5 D memory /Summary/



681.325.65.001.57

PRACE IMM Zeszyt 2 @ 1969.06

> URZĄDZENIE DO KONTROLI POPRAWNOŚCI: DZIAŁANIA UKŁADÓW LOGICZNYCH

> > Barbara KANIA Maria KOWALEWSKA

Prace złożono 20.03.1968

Fraca zawiera opis prostej metody kontroli poprawnego funkcjonowania układów logicznych oraz ogólne informacje o przyrządzie służącym do badań krzemowych układów logicznych S50 rozmieszczonych na pakietach.

# SPIS TREŚCI

1.	WSTEP .							6
2.	OGÓLNE	INFORMAC	DE O UKLAD.	ACH I I	AKIETACH	TECHNIKI	S50	T
3.	ZASADY	KONTROLI	POPRAWNEJ	PRACY	PAKIETÓ	TECHNIKI	S50	11
4.	OPIS RE KI S50	ALIZACJI	PRZYRZĄDU	DO KON	TROLI PAR	LIETÓW TEC	HNI-	21
5.	PODSUM	WANIE						31
LI	teratura							32
Pes	some							33
Su	mary							35

Technika pomiarowa odgrywa bardzo istotną rolę w procesie produkcji i eksploatacji układów logicznych. Konieczność szybkiej oceny przydatności układu lub zespołu układów powoduje, iż urządzenia kontrolne stają się coraz bardziej zautomatyzowane. W produkcji i eksploatacji układów logicznych istnieje zapotrzebowanie zarówno na przyrządy umożliwiające dokładną ocenę właściwości, jak i na urządzenia pozwalające tylko na stwierdzenie poprawności funkcjonowania układów.

W pracy przedstawiono prosty sposób kontroli poprawności funkcjonowania układów logicznych rozmieszczonych na pakietach<sup>#)</sup>. Podano również krótki opis urządzenia /przyrządu/ do kontroli pakietów.

Można przyjąć, iż pakiet funkcjonuje poprawnie, gdy dla wszystkich układów logicznych zmontowanych na nim spełnione są następujące wymagania:

- istnieje określona zależność między przebiegami wejściowymi a wyjściowymi /realizowana jest funkcja logiczna układu/ przy założonym obciążeniu,
- poziomy napięcia wyjściowego i wejściowego /w przypadku, gdy układy badane są sterowane przez układy tej samej techniki realizacyjnej/ mieszczą się w określonych granicach.

Przyrząd umożliwiający sprawdzenie tych wymagań może służyć:

- do wstępnego sprawdzania pakietów po zakończeniu cyklu produkcyjnego,
- do sprawdzania poprawnej pracy pakietów przy narażeniu na oddziaływania zewnętrzne /mechaniczne i klimatyczne/.

<sup>\*)</sup> Terminem pakiet przyjęto nazywać płytkę montażową, na której rczmieszczone cą układy logiczne. Płytka taka posiada styki umożliwiejące dołączenie jej do określonego typu łączówki.

 jako standartowe urządzenie serwisowe przy eksploatacji EMC, lub innych większych bloków cyfrowych budowanych w oparciu o dany zespół pakietów z układami logicznymi.

We wszystkich tych przypadkach wykorzystania przyrządu pożądane są: prostota obsługi, krótki czas sprawdzania prawidłowości działania pakietu oraz możliwość przybliżonego określenia rodzaju uszkodzenia.

Badania funkcjonowania pakietu w warunkach występowania narażeń mechanicznych, co jest na ogół przewidywane w warunkach technicznych, wymagają od przyrządu zapamiętywania i sygnalizacji chwilowych stanów awaryjnych. Pozwala to na wykrycie niewłaściwych kontaktów styków łączówki, tzw. zimnych lutowań itp.

Omawiany przyrząd, którego model laboratoryjny opracowany został w IMM, może być wykorzystany we wszystkich trzech wymienionych powyżej przypadkach. Rozwiązanie układowe przyrządu jest nieskomplikowane, obsługa prosta, istnieje możliwość zapamiętywania chwilowych stanów awaryjnych, a identyfikacja trwałych uszkodzeń nie wymaga od sprawdzającego pakiet dokładnego zaznajomienia się z działaniem układów kontrolowanych. Przyrząd wykonany został w oparciu o układy logiczne S50 i jest przystosowany do kontroli funkcjonowania pakietów zawierających te układy. Z tego względu w pierwszych rozdziałach pracy podano ogólne informacje o zespole układów i pakietów techniki S50 /na podstawie literatury [2] [5] [6]/.

#### 2. OGÓLNE INFORMACJE O UKŁADACH I PAKIETACH TECHNIKI S50.

Jako rozwiązanie bazowe techniki S50 przyjęto układ typu NAND [2], którego schemat ideowy podany został na rys. i.

W układzie można wyróżnić: diodową bramkę iloczynową złożoną z m diod D<sub>we</sub> oraz opornika R<sub>g</sub> dołączonego do źródła napięcia U<sub>g</sub>, dwójnik przesuwający poziom napięcia, składający się z trzech diod D<sub>p</sub> oraz tranzystor pracujący w układzie WE.



Rys. 1. Schemat układu S50-I

T.

Poziomy napięcia wejściowego i wyjściowego wynoszą  $\approx 4,5V$ 1  $\approx 0V$ . Układ S50-I realizuje funkcję negacji iloczynu wartości logicznych sygnałów wejściowych przy konwencji 4,5V  $\rightarrow$  "1"; 0V  $\rightarrow$  "0".

$$= \prod_{i=1}^{i=m} a_{ii}$$

/1/

Modyfikacją układu S50-I jest układ S50-IB. Schemat ideowy układu S50-IB podano na rys. 2.



Rys. 2. Schemat układu S50-IB

- 8 -

W węźle oznaczonym na rys. 2 literą S realizowana jest suma logiczna k iloczynów m argumentowych. Tranzystor pracujący w układzie WE zapewnia, tak jak w przypadku poprzednim, realizację funkcji negacji. Tak więc, funkcja logiczna realizowana przez układ S50-IB określona jest wyrażeniem:

121

$$W = \sum_{i=1}^{j=k} \prod_{i=1}^{i=m_j} a_{ji}$$

Pozostałe układy techniki S50 /przerzutnik, układy synchronizacji czasowej, wzmacniacze mocy/ zostały opracowane na podstawie przedstawionego powyżej rozwiązania bazowego.

Symbole logiczne oraz krótki opis kilku często stosowanych układów techniki S50 podano w tabeli 1\*)

Ze względu na uniwersalność wykorzystania zespołu układów techniki S50 przyjęto pakietowe rozwiązanie konstrukcyjne, przy czym na poszczególnych pakietach rozmieszczone są układy tego samego rodzaju. Liczba układów na pakiecie wynosi /2-12/. Zależy ona od rodzaju układów i stopnia rozbudowy logiki wejściowej.

Pakiety i układy techniki S50 można podzielić na dwie grupy w zależności od funkcji logicznej realizowanej na wejściu:

- 1/ na wejściu układów realizowana jest funkcja w argumentowego iloczynu logicznego np. S50-I, S50-M, S50-0.
- 2/ na wejściu układów realizowana jest funkcja sumy logicznej k iloczynów m argumentowych np. S50-IB.

Kontrola poprawnej procy pakietów grupy pierwszej i drugiej odbywa się nieco odmiennie. Zostanie to omówione w dalszych rozdziałach niniejszej pracy.

<sup>&</sup>lt;sup>3</sup>tabelę zestawiono na podstawie [2],[4],[5], pomijając nicktóre układy /wzmacniacz mocy z przyspieszającym obwodem w kolektorze, niektóre wersje przerzutnika itp./.

# Symbole logiczne układów S50

Tabela 1

Nr poz.	Oznacze- nie uk- ładu	Symbol logiczny	Opis układu
1.	S50-I		Inwerter z bramką logiczną iloczynu na wejściu.
2.	S50-IB		Inwerter z bramką logiczną sumy ilo- czynów na wejściu.
з.	S50-M		Inwerter mocy z bramką logiczną iloczynu na wejś- ciu.
4.	\$50-P	E = E =	Przerzutnik z bram- kami stałoprądowymi i zmiennoprądowymi.
5.	S50-0		Układ opóźnienia. Szerokość impulsu regulowana w grani- cach 0,1-0,8 µsek. Na wejściu układu realizowana funkcja iloczynu logicznego
6.	\$50-F	a <sub>H</sub> W	Układ formujący im- puls standartowy. Na wejściu układu realizowana funkcja iloczynu logicznego
7.	\$50 <b>-</b> \$		Układ sygnalizujący stany logiczne na wyjściach układów techniki S50. Wyko- rzystywany jest do sterowania żarówki lub przekaźnika.

Badanie poprawności funkcjonowania pakietów polega na obserwacji przebiegów napięciowych na wejściach i wyjściach badanego pakietu oraz na wyjściach układu logicznego nazwanego dodatkowym.

Funkcję logiczną, realizowaną przez układ dodatkowy oraz ciągi impulsowe podawane na wejścia pakietu badanego dobrano w taki sposób, aby na podstawie obserwacji odpowiednich przebiegów można było stwierdzić, czy wszystkie układy na pakiecie badanym realizują funkcje logiczne.

Chwilowe stany nieprawidłowego funkcjonowania dowolnego z układów na pakiecie są wykrywane, rejestrowane i sygnalizowane przez zespół układów zwanych układami kontroli i sygnalizacji /układy te czówiono w opisie realizacji przyrządu/.

3.1. Kontrola poprawności działania pakietów zawierających układy realizujące na wejściu funkcję iloczynu logicznego

Spřawdzanie poprawności funkcjonowania tych pakietów omówiono na przykładzie pakietu złożonego z n układów S50-I, którego Bumaryczna liczba wejść logicznych wynosi:

131

141

$$\mathbf{p} = \sum_{\mathbf{r=1}}^{\mathbf{r=n}} \mathbf{m}(\mathbf{ri})$$

gdzie: m(ri) - liczba argumentów iloczynu w r układzie na pakiecie.

Kontrola działania pakietu odbywa się w układzie podanym na rys. 3.

Wyjścia n układów pakietu badanego podane są na wejścia dodatkowego układu logicznego realizującego funkcję negacji sumy:

$$\mathbf{T} = \sum_{r=1}^{r=n} \mathbf{W}_r$$



Rys. 3. Kontrola prawidłowości działania pakietuzawierającego układy S50-I

gdzie

$$\mathbf{w}_{\mathbf{r}} = \sum_{i=1}^{i=m} (ri) a_{rii}$$

Po podstawieniu /5/ do /4/ i wykonaniu prostych przekształceń, wyrażenie określające funkcję logiczną realizowaną na wyjściu układu dodatkowego przybiera postać:

$$W = \prod_{r=1}^{r=n} \prod_{i=1}^{i=m} (ri) a_{rii} /6/$$

15/

Jak zaznaczono poprzednio ciągi sterujące wejścia logiczne pakietu badanego muszą być odpowiednio dobrane. Dla przeprowadzenia badań pakietu złożonego z układów S50-I przyjęto, że każde z p wejść pobudzane jest niezależnym ciągiem impulsów

12 -

ujemnych o szerokości T, przy czym ciągi sterujące kolejne wejścia przesunięte są względem siebie o czas T kilkakrotnie większy od T. Czas repetycji impulsów wszystkich ciągów wynosi:

$$r_{p} = p \cdot T$$

171

Wynikiem takiego sterowania pakietu badanego jest występowanie na wyjściu układu dodatkowego, ciągu impulsów ujemnych o szorokości T i czasie repetycji T<sup>\*</sup>. Każdemu z impulsów w ciągu na wyjściu układu dodatkowego można przyporządkować określony impuls jednego z ciągów sterujących, a więc i odpowiednie wejście logiczne.

Na rys. 4 przedstawiono przebiegi napięciowe na wejściach i wyjściach prawidłowo funkcjonujących układów pakietu badanego oraz na wyjściu układu dodatkowego. Przykładowo przyjęto, iż pakiet badany składa się z trzech układów S50-I /n=3/, z których każdy realizuje negację iloczynu dwuargumentowego /m<sub>11</sub>=m<sub>21</sub>=m<sub>31</sub>=2/.

Gdy którykolwiek z układów nie realizuje funkcji negacji iloczynu, przebiegi czasowe na odpowiednich wejściach i wyjściach różnią się w charakterystyczny sposób od przedstawionych na rys. 4.

Obserwacja tych przebiegów pozwala na identyfikację typowych uszkodzeń katastroficznych takich jak: "zwarcie" lub "przerwa" w obwodzie diod wejściowych, "przerwa" w obwodzie dwójnika przesuwającego poziom, uszkodzenia tranzystorów itp.

Na rys. 5 i 6 podano ciągi wejściowe i wijściowe dla przypadku "zwarcia" i "przerwy" w obwodzie diody dołączonej do wejścia a<sub>112</sub> .

Jak widać, w przypadku uszkodzenia katastroficznego którejkolwiek z diod wejściowych możliwa jest dokładna identyfikacja rodzaju uszkodzenia /"zwarcia" i "przerwy" - równoważnej błędnemu zmontowaniu/ oraz określenie, która z diod pakietu została uszkodzona.

<sup>\*)</sup> Przy wyborze t i T o dostatecznie dużych wartościach można nie uwzględniać czasów propagacji układów.



Rys. 4. Przebiegi obserwowane w układzie do kontroli pakietu zawierającego trzy układy S50-I, z których każdy realizuje funkcję negacji dwuargumentowego iloczynu



Rys. 6. Frzebiegi obserwowane w układzie do kontroli pakietu zawierającego układy S50-I w przypadku "zwarcia" diody dołączonej do wejścia a<sub>112</sub> Ciąg impulsów na wyjściu układu dodatkowego nie zmienia się tylko wtedy, gdy któraś z diod wejściowych jest "zwarta". W przypadku innych uszkodzeń katastroficznych, lub nieprawidłowego zmontowania elementów półprzewodnikowych, w ciągu na wyjściu układu dodatkowego występują "braki" pojedynczych impulsów lub grup impulsów.

Chwilowe lub trwałe "braki" są zapamiętywane i sygnalizowane przez układ sygnalizacji i kontroli oznac.ony na rys. 3 jako UKS.

3.2. Kontrola poprawności działania pakietów techniki S50 zawierających układy, na wejściu których realizowana jest funkcja logiczna sumy iloczynów.

Sposób sprawdzania poprawności działania tych pakietów omówiono na przykładzie pakietu złożonego z n układów S50-IB.

Sumaryczną liczbę bramek iloczynu na pakiecie oznaczono jako S , a sumaryczną liczbę wejść logicznych pakietu jako p . Tak więc

$$S = \sum_{r=1}^{r=n} k_r / 8/$$

gdzie: k\_ - liczba bramek iloczynu w układzie. r na pakiecie.

$$p = \sum_{r=1}^{r=n} \sum_{j=1}^{j=k_r} m(rj)$$
 /9/

gdzie: m(rj) - liczba argumentów iloczynu w bramce j układu r

Kontrola działania pakietu odbywa się w układzie przedstawionym na rys. 7.



Rys. 7. Kontrola działania pakietu zawierającego układy S50-IB

/10/

/11/

Jak podano na rys. 7 wyjścia n układów na pakiecie badanym podane są na wejścia układu dodatkowego realizującego funkcję negacji iloczynu.

$$\mathbf{W} = \prod_{r=1}^{r=n} \mathbf{W}_r$$

Wr =

1=# (rj

arji

gdzie

Po wykonaniu prostych przekształceń logicznych zależność określająca funkcję logiczną na wyjściu układu dodatkowego może być zapisona w postaci:

- 17 -

$$\mathbf{v} = \sum_{\mathbf{r}=1}^{\mathbf{r}=\mathbf{n}} \sum_{\mathbf{j}=1}^{\mathbf{j}=\mathbf{k}_{\mathbf{r}}} \prod_{\mathbf{i}=1}^{\mathbf{i}=\mathbf{m}} (\mathbf{r}\mathbf{j})_{\mathbf{a}_{\mathbf{r}\mathbf{j}}}$$

- 18 -

Aby obserwacja przebiegów na wejściach pakietu badanego oraz na wejściach i wyjściach pakietu dodatkowego pozwalała na szybkie stwierdzenie poprawności działania pakietu, wybrano następujące ciągi sterujące:

/12/

- [m (rj) 1] wejść logicznych bramki iloczynowej j układu r sterowane jest niezależnymi ciągami impulsów ujemnych o szerokości τ przesuniętych kolejno względem siebie o czas T kilkakrotnie większy od τ,
- jedno z wejść logicznych bramki iloczynowej j układu r sterowane jest ciągiem impulsów dodatnich o szerokości

$$\Theta_{m}(rj) = [m(rj) - 1] T + [T - \tau] /13/$$

przy czym odstępy czasowe między zboczem dodatnim impulsu dodatniego a zboczami ujemnymi impulsów ujemnych na  $\binom{m}{rj} - 1$ kolejnych wejściach wynoszą

$$(T - \tau)$$
;  $T + (T - \tau)$ ; ...  $(m_{(rj)} - 2)T + (T - \tau)$ 

- Zbocza dodatnie kolejnych ciągów impulsów dodatnich są przesunięte względem siebie o czas [⊕<sub>m</sub>(ri) + 𝔅]
- Czas repetycji wszystkich ciągów wynosi

T<sub>R</sub> = p. T /14/

Liczba ciągów impulsów dodatnich jest więc równa sumarycznej liczbie bramek iloczynów na pakiecie s , a liczba ciągów impulsów ujemnych wynosi (p - s).



Rys. 8. Przebiegi wejściowe i wyjściowe w przypadku poprawnej pracy pakietu zawierającego dwa układy S50-IB, z których każdy realizuje funkcję negacji somy iloczynów trójargumentowych



- 20 -

Na rys. 8 przedstawiono przebiegi napięciowe na wejściach prawidłowo funkojonującego pakietu oraz na wejściach i wyjściu układu dodatkowego. Przykładowo przyjęto, iż pakiet badany zawiera dwa układy S50-IB (n = 2), z których każdy realizuje funkcję negacji sumy dwu iloczynów trójargumentowych ( $k_1=k_2=2$ ;  $m_{11}=m_{12}=m_{21}=m_{22}=3$ )

Można zauważyć, że większość chwilowych lub trwałych uszkodzeń w układach pakietu zaznacza się "brakiem" impulsu lub grupy impulsów w ciągu na wyjściu układu dodatkowego. Ciąg ten jednakże nie ulega zmianie w przypadku, gdy któraś z diod wejściowych jest "zwarta". Wykrycie uszkodzenia tego typu wymaga obserwacji przebiegów wejściowych.

Na rys. 9 i rys. 10 podano przebiegi w rozważanym układzie do kontroli pakietu złożonego z układów S50-IB, dla przypadku "zwarcia" i "przerwy" w obwodzie diody dołączonej do wejścia <sup>a</sup>111<sup>°</sup>

4. OPIS REALIZACJI PRZYRZĄDU DO KONTROLI PAKIETÓW TECHNIKI S50

4.1. Uwagi ogólne

Wszystkie pakiety techniki S50 można w zasadzie kontrolować w sposób podany w rozdziałach 3.1., 3.2. W praktycznej realizacji przyrządu do kontroli pakietów największą trudność stanowi fakt, iż pakiety różnią się między sobą liczbą układów i wejść logicznych. Aby uprościć realizację generatora ciągów sterujących, zegara chwil oraz układów sygnalizacji i kontroli przyjęto, że:

- liczba wszystkich ciągów impulsów ujemnych wynosi P
  i jest równa maksymalnej liczbie wejść logicznych występujących wśród wszystkich pakietów techniki S50,
- liczba ciągów impulsów dodatnich wynosi S i jest równa maksymalnej liczbie bramek iloczynów pakietu techniki S50, zawierającego układy, na wejściu których realizowana jest funkcja logiczna sumy iloczynów. Szerokości impulsów dodatnich określone są przez zależność /13/.

- 21 -

$$T_{\rm P} = P \cdot T \qquad /14/$$

W przypadku, gdy pakiet badany ma mniejszą liczbę wejść logicznych (p < P) stosuje się układy uzupełniające, realizujące taką sumą funkcję logiczną jak układy na pakiecie badanym i sterowane w taki sam sposób. Liczba ciągów impulsowych użytych do sterowania wejść układów uzupełniających wynosi więc:

Tak więc badanie każdego pakietu wykonywane jest w takim samym układzie logicznym jak pakietu o maksymalnej liczbie wejść logicznych P.

Na rys. 11 i rys. 12 podano układy kontroli pakietów z uwzględnieniem zastosowania układów uzupełniających.

Rys. 11 ilustruje sposób stosowania układów uzupełniających w przypadku, gdy na wejściu układów pakietu badanego realizowany jest iloczyn logiczny.



Rys. 11. Przykład kontroli pakietu zawierającego układy, na wejściu których realizowany jest iloczyn logiczny, a liczba wejść logicznych jest mniejsza od P

Frzypadku, gdy na pakiecie badanym znajdują się układy, na wejściu których realizowana jest funkcja sumy iloczynów, a ogólna liczba bramek iloczynów s < S, należy do odpowiednich wejść układów dodatkowych doprowadzić S<sub>d</sub> cią gów impulsów dodatnich oraz U<sub>u</sub> ciągów impulsów ujemnych. Liczby odpowiednich ciągów impulsów wynoszą:

$$U_{u} = (P - S) - (p - S)$$
 /17/

Przykładowo na rys. 12 podano układ kontroli pakietu zawierającego układy, na wejściu których realizowana jest suma lcgiczna.



Rys. 12. Przykład kontroli pakietu zawierającego układy, na wejściu których realizowana jest suma iloczynów, liczba wejść logicznych p < P, a liczba bramek iloczynów s < S</p>

Przyrząd do kontroli pakietów techniki S50, zrealizowany w oparciu o zasady podane w 3.1 i 3.2 oraz omówione powyżej, składa się więc z następujących zespołów:

- generatora ciągów sterujących,
- układów sygnalizacji i kontroli,
- układów uzupełniających i dodatkowych, przyporządkowanych każdemu z badanych pakietów.

Schemat blokowy przyrządu przedstawiono na rys. 13. Wyposażenie przyrządu stanowi oscyloskop i przedłużacze pozwalające na umieszczanie pakietu badanego w środowisku, w którym zostaje on poddany oddziaływaniom zewnętrznym /w przypadku gdy przyrząd używany jest do badań odporności na działanie temperatury wilgotności wibracji itp /\*. Ze względu na ograniczoną obciążalność generatora ciągów sterujących, badanych może być jednocześnie tylko kilka pakietów różnych rodzajów.

#### 4.2. Opis podstawowych zespołów przyrządu

W rozdziale tym podano krótki opis technicznej realizacji podstawowych zespołów przyrządu – generatora ciągów sterujących i układów kontroli i sygnalizacji.

4.2.1. Generator ciągów sterujących

Biorąc pod uwagę maksymalną liczbę wejść logicznych, która dla zespołu pakietów techniki S50 wynosi 20, przyjęto, iż generator ciągów sterujących generuje 20 ciągów impulsów ujemnych o szerokości & równej impulsowi standartowemu techniki, przesuniętych względem siebie o czas T kilkakrotnie większy od T.

Liczba ciągów impulsów dodatnich wynosi 10 i jest równa liczbie bramek iloczynów na pakiecie KI21 zawierającym układy S50-IB. Jest to jedyny z pakietów techniki S50 zawierający ukła-

Odporność jest to zdolność pakietu do pracy w warunkach działania czynników zewnętrznych.



1 22

dy, na wejściu których realizowana jest funkcja sumy iloczynów.

Ponieważ bramki iloczynów na tym pakiecie są złożone z dwu diod wejściowych, szerokości impulsów wszystkich ciągów są takie same i zgodnie z zależnością /13/ wynoszą:

$$\Theta = 2T - \tau$$

Odpowiednie przesunięcia czasowe pomiędzy ciągami zostały osiągnięte przez wykorzystanie właściwości rejestru pierścieniowego z przesuwaniem informacji.

Na rys. 14 podano schemat blokowy generatora ciągów sterujących, zaś na rys. 15 schemat logiczny jego zasadniczej części rejestru pierścieniowego i układów formujących ciągi sterujące. Na rys. 16 podano podstawowe przebiegi impulsowe generowane przez układy generatora.



Rys. 14. Schemat blokowy generatora ciągów sterujących



Rys. 15. Schemat logiczny rejestru pierścieniowego oraz układów formujących ciągi sterujące

Zgodnie z rys. 14 i rys. 15 w układzie generatora ciągów sterujących można wyróżnić następujące zespoły:

- generator pojedynczego impulsu GPJ,
- zegar impulsów taktujących o czasie repetycji T,
- rejestr pierścieniowy z przesuwaniem informacji,
- układy formujące ciągi sterujące pakiety badane.

GPJ, składający się z klucza, inwerterów S50-I oraz układów S50-0, zeruje w chwili naciśnięcia klucza wszystkie przerzutniki wchodzące w skład generatora ciągów sterujących, a następnie uruchamia zegar impulsów taktujących.

Zegar ten zbudowany jest z dwu układów opóźnienia S50-0, pracujących w pętli generacyjnej oraz wzmacniaczy mocy S50-M, sterujących wejścia liczące przerzutników rejestru.

Rejestr pierścieniowy z przesuwaniem informacji zbudowany jest z 10 układów przerzutników S50-P. Połączenia między wyjściami przerzutnika P<sub>10</sub> /końcowa pozycja rejestru pierścieniowego/ a wejściami przerzutnika P, /początkowa pozycja rejestru pierścieniowego/ wykonane zostały w odwrotny sposób niż połączenia pomiędzy wejściami i wyjściami pozostałych przerzutników<sup>\*)</sup>. W czasie jednego taktu zegara zostaje przełączany tylko jeden przerzutnik rejestru. Każdy z przerzutników współpracuje z odpowiednim układem formującym S50-F generującym dodatnie impulsy o standartowej szerokości. Ciągi impulsów dodatnich generowanych przez układy formujące oznaczono na rys. 14, rys. 15, rys. 16 jako A, B, ..., U,. Ciągi impulsów ujemnych  $\bar{A}_1, \bar{B}_1, \ldots, \bar{U}_1$ , stosowane do badania pakietów z układami, na wejściu których realizowana jest funkcja iloczynu logicznego, uzyskiwane są z układów S50-M sterowanych przez układy formujące.

Ciągi impulsów dodatnich używane przy badaniu pakietów zawierających układy S50-IB otrzymuje się na wyjściu przerzutników S50-P podając na ich wejścia zmiennoprądowe ciągi  $A_1$  i  $\overline{C}_1$ ; C<sub>1</sub> i  $\overline{E}_1$  itd.

<sup>\*)</sup> Rejestr pierścieniowy zamykany w pętlę w sposób opisany powyżej nazywany jest czasem w literaturze licznikiem köbiusa lub "twisted ring".



Rys. 16. Przebiegi czasowe w układzie generatora ciągów sterujących



Rys. 17. Schemat logiczny układu kontroli i sygnalizacji - U.K.S.



a/ przebiegi w przypadku prawidłowej pracy badanego pakietu



b/ przebiegi w przypadku uszkodzenia badanego pakietu

Rys. 18. Przebiegi czasowe w układzie U.K.S.

- 30 -

Ciagi te oznaczono na rys. 14, rys. 15, rys. 16 jako:  $W(A_1 \ \bar{C}_1)$ ; ...  $W(T_1 \ \bar{A}_1)$ .

#### 4.3. Układy kontroli i sygnalizacji

Układy te służą do wykrywania "braku" pojedynczego impulsu, lub grupy w ciągu wyjściowym z układów dodatkowych. Schemat logiczny układów przedstawiono na rys. 17, a odpowiednie przebiegi czasowe na rys. 18.

Na wejście układów sygnalizacji podawane sa ciągi impulsowe z układów dodatkowych przyporzadkowanych poszczególnym pakietom badanym. Szerokości impulsów generowanych przez trzy układy opóźnienia S50-0 są dobrane w taki sposób, iż w przypadku prawidłowej pracy pakietu badanego, na wyjściu układów S50-IB oraz S50-P jest poziom "O". Żarówka 2 sterowana przez układ wskaźnika sygnalizacji świetlnej S50-S jest "zgaszona". Na wyjściu układu S50-IB pojawia się impuls zmieniający stan przerzutnika S50-P, gdy w ciągu wejściowym wystąpi chwilowy lub okresowy "brak" impulsu. Zapala się żarówka Ż oraz działa licznik elektromagnetyczny. Gdy "brak" impulsu jest krótkotrwały. co występuje np. w czasie badań jakości połączeń lutowniczych pakietu lub odporności na wibracje, żarówkę Ż mozna "zgasić" przy użyciu klucza K, . W przypadku okresowego "braku" impulsu, co jest równowazne trwałemu uszkodzeniu pakietu badanego, użycie klucza K, nie powoduje "zgaszenia" żarówki.

#### 5. PODSUMOWANIE

Opisany przyrząd wykonany został w wersji laboratoryjnej w Zakładzie Elektroniki Cyfrowej IMM 1 przeznaczony jest do badania 12 rodzajów pakietów zespołu S50. Generator ciągów sterujących układy sygnalizacji i kontroli oraz układy uzupełniające i dodatkowe zostały zbudowane z 34 pakietów techniki S50. Przyrząd może być traktowany jako serwisowe urządzenie przenośne.

Próbna eksploatacja wykazała przydatność przyrządu do szybkiej kontroli pakietów, po zakończeniu cyklu produkcyjnego oraz do badań prawidłowości funkcjonowania w warunkach występowania oddziaływań czynników zewnętrznych.

Zdaniem autorek istnieje możliwość budowania przyrządów do sprawdzania pakietów innych technik w oparciu o przedstawione metody kontroli i sposób generacji ciągów sterujących. Należy zwrócić uwagę, iż dla technik charakteryzujących się dużą jednorodnością układów podstawowych i pakietów, rozwiązanie przyrządu tego typu nie wymaga zastosowania dużej ilości sprzętu.

Najlepsze rezultaty odnośnie zmniejszenia liczby układów w przyrządzie można uzyskać w przypadkach, gdy liczby wejść logicznych na pakietach badanych nie różnią się znacznie /eliminuje to część układów uzupełniających/.

Autorki składają podziękowanie mgr inż. Z.Świątkowskiemu za cenne uwagi w czasie opracowywania przyrządu oraz technikowi P.Daniewskiemu za wykonanie i uruchomienie modelu laboratoryjnego.

#### Literatura

[1]	KANIA B., KOWALEWSKA M., DANIEWSKI P.: Opis przyrządu TESTER S50. IMM T-OT-394-D, 1967				
[2]	KOJEMSKI A., KOWALEWSKA M., ŚWIĄTKOWSKI Z.: Kremnijevye logičes- kije schemy 550, Prace LLM, Zeszyt 2, 1968				
[3]	KOJELŠKI A., KULIŃSKA E., SINKIEWICZ T., ŚWIATKOWSKI Z.: Optyma- lizacja parametrów dynamicznych układu logicznego typu NAND, referat na krajową Konferencję Naukowo-Technicz- ną, "Układy logiczne i automatyzacja przemysłu", paź- dziernik 1967:1.				
[4]	Praca zbiorowa: Warunki Techniczne na pakiety techniki S50. IMM, T-WT-751-D 1967				
[5]	Praca zbiorowa: Dokumentacja pakietów techniki S50. IKM 1967				
[6]	Praca zbiorowa: Katalog techniki S50, /w przygotowaniu do druku/.				

#### УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПЛАТОВ С ЛОГИЧЕСКИМИ СХЕМАНИ

#### Peane

В работе описан простой метод контроля правильной работы логических охем, а также приведена общая информация по устройству для контроля платов комплекса S 50. Метод контроля объясняется на следующих примерах:

- платы со схенами реализующами логическую функцию "НЕ-И"
- платы со скемами реализущимия логическую функцию "НЕ-И.М.-И".

Контроль правильной работы заключается в наблюдении формы напряжений на входах и внходах проверяемых схем, а также на выходе добавочной логической схемы. (Выходы проверяемых схем соединяются с входами добавочной схемы). Функция добавочной схемы подбирается в зависимости от логической функции схем на проверяемом плате. Кроме того, необходямо управлять входы контролированных схем соответственно подобранными последовательноотями импульсов.

Если все схемы проверяемого плата работают правильно, на выходе добавочной схемы появляется полная последовательность импульсов. В случае катастрофического повреждения одной из схем проверяемого плата, на выходе добавочной схемы некоторые импульсы исчезают из последовательности. Еременные или постаянные "отсутствия" импульсов обнаруживаются и запоминаются.

Логическую функцию, реализуемую добавочной схемой подбирается по таблице І.

Последовательности импульсов, управляющие входами проверяемых схем, определяются следующим образом:

- а) случай когда схемы контролированного плата реализуют функцию "НЕ-И";
  - на входы схем подаются независимые друг от друга последовательности отрицательных импульсов вириной с.
  - последовательность импульсов, управляющих очередными входами, сдвинута относительно друг к другу на время Т, несколько раз больше С,
  - пермод всех последовательностей импульсов фавен

$$T_{\rm R} = \tau \sum_{r=1}^{\rm r=n} \pi_{(r1)}$$

- б) случай когда схемы контролированного плата реализуют функцию "НЕ-ИЛИ-И"
  - [m<sub>(1,1)</sub> 1] Бходов 3 -той диодной схемы "И" г -той схемы "ИЕ-И.И.-И" Плата управляется независными последовательностями отрицательных импульсов видиной Т. Последовательности импульсов сдеинуты относительно друг к другу на вромя Т, несколько раз больше С

- один из входов 3 -той людной схели "Ш" г -той схели "ИЕ-И.ЕІ-И" управляется последоватольностью пологительных импульсов вириной

$$\theta_{\mathbf{m}}(=\mathbf{j}) = \begin{bmatrix} \mathbf{m}(\mathbf{r}\mathbf{j}) & -\mathbf{1} \end{bmatrix} \cdot \mathbf{T} + \begin{bmatrix} \mathbf{T} - \mathbf{T} \end{bmatrix}$$

- временные интервелы между фронтом полокительного импульса и срезаки отрицательных импульсов разны

$$(\tau - \tau); \tau + (\tau - \tau); \dots [(n_{(rj)} - 2) \tau + (\tau - \tau)]$$

 фронты очередных последовательностей полокительных импульсов сдвинуты относительно друг к другу на время

$$\theta_{m}(rj) + \tau$$
].

- период всех последовательностей импульсов равен т<sub>в</sub>. Эпери напряжения для случая контроля плата с 3 схемани "НЕ-П" приведени на Рис. 4 - Рис. 6.

Эпри на рис. 4 соответствуют правильной работе всех схем, а эпори на рис. 5 и 6 катастрофическому повреждению одной схемы.

Алалогичные эпоры напряжения для плата с 2 схемахи "НЕ-КШ-И" призедены на рис. 8 рис. 10.

Рис. 15, 16, 18 и 19 объясняют метод генерирования управляющих выпульсных последовательностей к работу сках обнаруживающих "отсутствия" импульсов на выходе добавочной схемы.

Таблица I.

Тип схем	Количество схеч на про- тераечом плате	Количество аргуцентов произведе- ния д-той сущытой логической схецы	Количество Догическая учин- аргументов ция реализуеная х-тоб логи-к-той проверие- ческой схе-чой схемой: ши
Схемы роа- лизующие логическур функцию "НЕ-	n	™(r1)	$1 \qquad \overline{w_r} = \prod_{i=1}^{i=m} e_{rii} \qquad \overline{w_r} = \sum_{r=1}^{r-n} w_r$
Схены реа- якзующие логическую сунким мар-и-и.ли	n	=(r;)	$k_{T} = \sum_{j=1}^{j=k_{T}} \prod_{i=1}^{j=m} (rj) \\ \pi - \prod_{T=1}^{T-m} \pi_{T}$
TEST CONTROL DEVICE FOR MODULES WITH LOGIC CIRCUITS

#### Summary

The paper contains a description of a simple method of checking logic circuits, and general information on a device testing the S50 family modules. The method is presented in the following examples:

- module comprising circuits which realize NOT-AND logic functions

- module comprising circuits which realize NOT-OR-AND logic functions.

Checking the module correct operation consists in input and output voltage waveform observation in the tested circuits, and in the additional circuit output. Output waveforms from the checked circuits are transferred to the additional circuit inputs /see figs. 3 and 7/.

The logic function realized by the additional circuit, and pulse sequences driving the checked circuit inputs is properly chosen.

When all circuits of the checked module operate correctly, a full pulse sequence appears on the output of the additional circuit. In case a checked circuit is catastrophic damaged, "lacks" of pulses would appear in the sequence output of the additional circuit. Temporary or permanent "lacks" of pulses in the sequence are detected and stored.

Interdependence of the logic function, realized by the additional circuit, and of the logic functions realized by the checked circuits is given in Table 1.

Pulse sequences, driving the checked circuit inputs are determined as follows:

- A/ the case when the checked circuits realize the NOT-AND function
  - the circuit inputs are driven by independent sequences of negative pulses of the width  $\tau$ ,
  - the time of shift between sequences driving subsequent inputs, equals T which is several times greater than T,
  - the repetition time of all sequences is

 $T_R = \tau \cdot \sum_{r=1}^{r=n} m(r1)$ 

Kinds of circuits	Number of cir- cuits in the check- ed module	Number of pro- duct argu- ments of the j sum in r logic circuit	Number of ar- guments of the sum in r logic cir- cuits	Logic func- tion realiz- ed by the checked r circuit	Logic func- tion realiz- ed by the additional circuit
Circuits real- izing NOT-AND logic funo- tion	n	<sup>m</sup> (r1)	1	$W_{r} = \prod_{i=1}^{i=m} (ri) a_{rii}$	
Circuits real- izing NOT-OR- AND logic function	n	<sup>m</sup> (rj)	k <sub>r</sub>	$W_{r} = \sum_{j=1}^{j=k_{r}} \prod_{i=1}^{i=m} (rj) a_{rji}$	$\mathbf{W} = \prod_{r=1}^{r=n} \mathbf{W}_r$

b/ The case when circuits realize the NOT-OR-AND function

- [m<sub>(rj)</sub> 1] logic inputs of j AND gate in r circuit are driven by independent sequences of negative pulses of the width T. These sequences are shifted subsequently by the time T, several times greater than T
- one of the logic inputs of the j AND gate, the r circuit is driven by a sequence of positive pulses of the width

$$\theta m(rj) = \left[ m(rj) - 1 \right] \cdot T + \left[ T - \tau \right]$$

- time intervals between the positive front of the positive pulse and negative fronts of negative pulses are:  $(T - \tau)$ ;  $T + (T - \tau)$ ; .....  $\left[ (m_{(ri)} - 2) T + (T - \tau) \right]$
- positive fronts of subsequent positive pulse sequences are shifted one to another by the time  $\begin{bmatrix} \Theta m \\ (ri) \end{bmatrix} + \tau$
- repetition time of all sequences is Tp.

The voltage waveforms for the checked module comprising 3 circuits which realize NOT-AND function are given in figs. 4, 5 and 6. In the

Table 1

case presented in fig. 4 all circuits operate correctly. In figs. 5 and 6 the voltage waveforms for the checked module are presented in cases of catastrophic damages of one of the circuits.

Analogous voltage waveforms for the checked module that comprises -2 circuits realizing NOT-OR-AND function are given in figs. 8, 9 and 10.

The mode of generating the driving sequences, as well as circuit operations detocting pulse "lacks" on the additional circuit outputs are presented in figs. 15, 16, 18 and 19.



PRACE IMM Zeszyt 2 (c) 1969.06

> ANALIZA PARAMETRÓW DYNAMICZNYCH UKŁADÓW PODSTAWOWYCH NAND

> > Tadeusz SINKIEWICZ Zbigniew ŚWIĄTKOWSKI

Prace złożono 25.04.1968

Podano definicje i metodę wyznaczania dynamicznych parametrów tranzystorowych układów logicznych NAND. Zależności analityczne wyprowadzono stosując metodę najgorszego przypadku w oparciu o ładunkową teorię przełączania tranzystora. Określono schematy czynnościowe do obliczania wartości parametrów czasowych na maszynie cyfrowej i podano niektóre wyniki obliczeń.

## SPIS TREŚCI

Wykaz	podstawowych symboli	40
1.	WSTEP	42
2.	PRZEKAZYWANIE SYGNAŁÓW W SIECI LOGICZNEJ	43
3.	ANALIZA SKLADOWYCH CZASU PROPAGACJI	48
3.1.	Opóźnienie(t,)	48
3.2.	Narastanie (t,)	56
3.3.	Magazynowanie (t <sub>s</sub> )	63
4.	WYNIKI OBLICZEŃ I POMIARÓW	66
5.	WNIOSKI	70
Liter	atura	71
DODATI	Ξκ	72
Pesp	le	79
Summe	ry	81

## Wykaz podstawowych symboli

ta	- opóźnienie układu przy włączaniu
t	- czas narastania
t	- czas magazynowania
tdu	- czas włączania
tud	- czas wyłączania
t	- średni czas propagacji
D	- dioda wejściowa
Dr	- dioda przesuwająca
Uk, Us, U	- oznaczenia napięć zasilających
URFS	- napięcie nasycenia baza-emiter
UCES	- napięcie nasycenia kolektor-emiter
UDF	<ul> <li>- całkowity spadek napięcia na diodzie przesuwającej w kie- runku przewodzenia</li> </ul>
UDW	<ul> <li>całkowity spadek napięcia na diodzie wejściowej w kierun- ku przewodzenia</li> </ul>
UDOW	- napięcie schematu zastępczego diody wejściowej D
UDOF	- " " " przesuwającej D <sub>p</sub>
RDOW	- oporność schematu zastępczego diody wejściowej D
RDOF	- " " " przesuwającej D <sub>r</sub>
Ug	- napięcie bariery złącza baza-emiter
CTC	- pojemność złącza kolektor-baza
Crcof	- efektywna pojemność złącza kolektor-baza
Cmr	- pojemność złącza emiter-baza
Cpcu	- pojemność obudowy baza-kolektor
Cier	- pojemność obudowy baza-emiter
C	- pojemność obudowy kolektor-emitar
Сын	- efektivens notomnofé boro kolekter // 0
°ob C	- ciektywia pojemność okadatorie tor / ob = CTCef + CBCH/
ັດ ພູກ	- zewnętrzna pojemność obciązenia ukradu
0	- pursacja graniczna
*B	- Indunek gromadzony w bazie tranzystora
*BS	<ul> <li>radunek nadmiarowy bazy tranzystora znajdującego się w nasyceniu</li> </ul>
τ <sub>B</sub>	- stala czasu bazy
τ <sub>5</sub>	- stała czasu magazynowania
8	- wzmocnienie staloprądowe tranzystora na granicy nasyce- nia
c1, c2, c3	<ul> <li>pojemności schematu zastępczego do wyznaczania opóźnień układu</li> </ul>

- k dopuszczalna ilość bramek wejściowych
  - dopuszczalna ilość diod wejściowych bramki
  - obciążalność wyjściowa układu

m

n

p

 ilość diod przesuwających napięcie w dwójniku wejściowym układu Zależności czasowe między sygnałami na wejściu i wyjściu sieci logicznej, zbudowanej z określonego zbioru układów podstawowych, stanowią jeden z zasadniczych parametrów branych pod uwagę przy syntezie bloków cyfrowych EMC. Z tego względu istnieje potrzeba analitycznego wyznaczenia opóźnień sygnałów w oparciu o parametry dynamiczne układów podstawowych i z uwzględnieniem wpływu okablowania.

Problem ten rozpatrzono na przykładzie jednorodnej sieci logicznej, zbudowanej z układów zrealizowanych techniką diodowo-tranzystorowa<sup> $\Re$ </sup>).

Na podstawie analizy fizycznej procesu przesyłania sygnałów w sieci przełączającej, zrealizowanej z układów podstawowych NAND, wyprowadzono zależności umożliwiające analityczne wyznaczenie czasu propagacji sygnałów pomiędzy poszczególnymi punktami sieci. Zależności uzyskano w oparciu o ładunkową teorię przełączania tranzystorów. W przeprowadzonej analizie dla uproszczenia rozważań pominięto wpływ indukcyjności przewodów, a pojemności rozproszone montażu zostały zastąpione stałymi skupionymi, dołączonymi do wybranych wezłów układu logicznego. W zależnościach opisujących procesy przejściowe tranzystora wykorzystano typowe parametry dynamiczne podawane w katalogach, uzupełnione dodatkowymi danymi uzyskanymi z pomiarów. W miarę możliwości starano się uwzględnić zależność tych parametrów od prądów i napięć występujących w rzeczywistych układach. Wyznaczenie maksymalnych wartości opóźnień przeprowadzono metodą najgorszego przypadku. Zasada postępowania może być z powodzeniem wykorzystana W przypadku innych realizacji schematowych elementów logicznych, pod warunkiem, że czasy narastania zboczy są znacznie dłuższe od opóźnienia sygnałów w przewodach łączących, co pozwala na zastąpienie wpływu okablowania stałymi skupionymi.

Jest to często spotykana realizacja elementów logicznych stosowanych w EMC.

W schematach zastępczych układów podstawowych stosowanych w niniejszej pracy pominięte zostały indukcyjności przewodów, a główną uwagę zwrócono na pojemności montażu.

Przedstawiona praca stanowiła podstawę do opracowania programu obliczeń parametrów czasowych układu NAND na maszynie cyfrowej. Było to głównym powodem rezygnacji z szeregu uproszczeń stosowanych zwykle przy obliczeniach inżynierskich i obniżających dokładność metody. W konsekwencji niektóre z otrzymanych zależności są dosyć złożone i pracochłonne przy ręcznym prowadzeniu obliczeń.

## 2. PRZEKAZYWANIE SYGNAŁÓW W SIECI LOGICZNEJ

Maksymalny czas propagacji sygnałów w danej sieci logicznej wyznacza najdłuższy łańcuch połączonych ze sobą układów logicznych. W zależności od warunków obciążenia, typu połączeń oraz charakterystyk dynamicznych układów podstawowych zmieniają się wartości opóźnień wnoszonych przez poszczególne układy. Zagadnienie to rozpatrzymy na przykładzie jednorodnej sieci zbudowanej z elementów logicznych w realizacji diodowo-tranzystorowej. Schemat układu przedstawia rys. 1. W porównaniu do stosowanych powszechnie układów typu NAND, układ rozpatrywany w pracy ma znacznie rozszerzone zdolności funkcjonalne. Dołączenie dodatkowych bramek diodowych na wejściu układu powoduje, że realizuje on funkcję negacji sumy iloczynów.

Wycinek sieci logicznej zrealizowanej na tych elementach pokazano na rys. 2. Liniami przerywanymi zaznaczono dodatkowe obciążenie poszczególnych stopni oraz pojemności szkodliwe, imitujące rzeczywiste warunki pracy:  $C_m$  - pojemności montażu przewodów łączących poszczególne układy,  $C_i$  - pojemności węzła działającej bramki diodowej,  $C_g$  - pojemności węzła sumy bramek diodowych. Podany schemat zastępczy stanowi pewne uproszczenie w stosunku do rzeczywistych warunków pracy układów, gdyż pominięto całkowicie indukcyjności doprowadzeń, na-



Rys. 1. Schemat ideowy układu NAND, jego symbol i realizowana funkcja logiczna tomiast pojemności rozproszone zastąpiono pojemnościami skupionymi. W przypadku, gdy czasy trwania zboczy impulsów są kilkakrotnie dłuższe od czasu przekazywania sygnału wzdłuż przewodów łączących układy, przyjęta aproksymacja w miarę dokładnie oddaje charakter przebiegów rzeczywistych, a jednocześnie umożliwia stosunkowo prostą analizę matematyczną.



Rys. 2. Rozpatrywany wycinek sieci logicznej C<sub>mn</sub> - pojemności montażu dołączone do wyjść C<sub>ink</sub> - pojemności w węźle bramki iloczynu C<sub>snk</sub> - pojemności w węźle bramki sumy

W pierwszej kolejności rozpatrzymy proces od strony fizycznej. Ze względu na występującą w układach inwersję sygnałów, omówimy procesy zachodzące w dwu bezpośrednio ze sobą współpracujących stopniach wyodrębnionych z łańcucha na rys.2 /węzły A i B/. Uproszczone przebiegi napięciowe oraz odpowiadające im składowe czasu propagacji przedstawiono na rys.3. Ze względu na nieliniowość charakterystyki przenoszenia, spowodowaną włączeniem w szereg z bazą dwójnika diodowego przesuwającego napięcie /rys. 1/, proces przełączania układu jest znacznie bardziej skomplikowany od procesu przełączania samego tranzystora obciążonego opornikiem.



Rys. 3. Przebiegi napięć przy propagacji sygnału w sieci logicznej /rys. 2/

- a/ Sygnal na wyjściu układu J
- b/ Sygnal na wyjściu układu J.
- c/ Sygnal na wyjściu układu Jo

Przechodząc do analizy kolejnych faz przełączania układów załóżmy, że na wejściu łańcucha pojawił się ujemny skok napięcia, który po przejściu przez układ  $I_0$  daje w węźle A skok dodatni. Proces włączania układu  $I_1$  mozpoczyna się od ładowania pojemności wyjściowej odciętego tranzystora układu  $I_0$ , pojemności wejściowej tranzystora układu  $I_1$  znajdują-

cego się w stanie odcięcia oraz pojemności szkodliwych  $C_{m0}$ ,  $C_{11}$  i  $C_{s1}$ . Do chwili, gdy napięcie na bazie tranzystora nie osiągnie wartości równej potencjałowi bariery złącza, tranzystor nie przewodzi i napięcie na wyjściu układu nie ulega zmianie. Ten przedział ozasu nazywany jest czasem opóźnienia i oznaczany dalej symbolem  $t_d$  /rys. 3/. Po przekroczeniu potencjału bariery złącza w obwodzie bazy zaczyna płynąć prąd wytwarzający gradient nośników mniejszościowych w obszarze bazy. Związany z tym prąd kolektora wywołuje w obwodzie wyjściowym spadek napięcia na oporności obciążenia. Faza ta nosi nazwę czasu narastania. Ze względu na nieliniowy charakter obciążenia można wyróżnić dwie składowe  $t_{r1}$  i  $t_{r2}$ .

W pierwszym okresie  $(t_{r1})$  włączany układ obciążony jest wylącznie opornikiem kolektorowym i pojamnością  $C_m$ . Od momentu, w którym napięcie na wyjściu osiągnie wartość progową U<sub>pr1</sub>, do włączanego układu zaczynają dopływać prądy wejściowe układów obciążenia /I<sub>2</sub>, I<sub>21</sub>... I<sub>2n</sub>/. Z chwilą, gdy napięcie opadnie poniżej wartości U<sub>pr2</sub> odpowiadającej najniższemu progowi wyłączania układów obciążających, dalsza zmiana napięcia na wyjściu rozpatrywanego układu nie ma żadnego wpływu na czas propagacji sygnału.

Kolejny etap propagacji sygnału wiąże się z procesem przełączania układów następnego stopnia. Po osiągnięciu napięcia progowego U<sub>pr2</sub> następuje proces wyłączania układów I<sub>2</sub>, I<sub>21</sub>... I<sub>2n</sub> /rys. 2/. W pierwszej fazie wyłączania, napięcie na wyjściu układu nie ulega zmianie ze względu na ładunek nadmiarowy zgromadzony w bazie tranzystora. Opóźnienie z tym związane nazwiemy czasem magazynowania /na rys. 3 odcinek oznaczony symbolem t<sub>s</sub>/. Jest to podstawowy składnik opóźnienia,związany z wyłączaniem układu. Dalszy proces wyłączania określony jest głównie przez procesy ładowania pojemności oboiążająoej C<sub>m</sub>. Ponieważ czas wyłączania tranzystora można pominąć w odniesieniu do czasów ładowania maksymalnych pojemności zewnętrznych /zgodnie z zasadą najgorszego przypadku/, nie będziemy uwzględniać jego wpływu na propagację sygnałów w sieci. /Opóźnienia wynikające z ładowania pojemności C $_{\rm m}$ rozpatrywane są przy analizie czasu opóźnienia t $_{\rm d}/.$ 

Suma omówionych opóźnień określa całkowity czas propagacji sygnału przez dwa układy podstawowe.

Wprowadzimy następujące definicje:

1. Czas włączania układu  $t_{du} = t_d + t_{r1} + t_{r2}$  /1/ 2. Czas wyłączania układu  $t_{ud} = t_s$  /2/ 3. Średni czas propagacji  $t_p = \frac{t_{ud} + t_{du}}{2}$  /3/

Wartość t<sub>p</sub> jest miarą szybkości działania elementów logicznych w określonych warunkach pracy. Wprowadzony sposób definiowania czasu t<sub>p</sub> odbiega od stosowanej powszechnie metody wyznaczania średniego czasu propagacji jako przesunięcia zbocza sygnału /w połowie jego amplitudy/ po przejściu przez dwa układy podstawowe. Celem empirycznego wyznaczenia t<sub>p</sub>, zgodnie z podaną definicją, należy zmierzyć wartości opóźnień układów /t<sub>ud</sub> i t<sub>du</sub>/ przy sterowaniu wejścia układu ujemnym i dodatnim skokiem napięcia /praktycznie sygnałem o bardzo stromym zboczu/. Opierejąc się na przyjętej definicji można /jak to wykażemy dalej/ wyznaczyć wartość t<sub>p</sub> na drodze analitycznej.

#### 3. ANALIZA SKLADOWYCH CZASU PROPAGACJI

3.1. Opóźnienie  $(t_d)$ 

\*

Schemat zastępczy obwodu wejściowego włączanego układu<sup>#</sup> z uwzględnieniem pojemności szkodliwych przedstawiono na rys. 4.

Vłączanie i wylączanie układu będziemy utożsamieć z wlączaniem i wylączaniem tranzystora.



Rys. 4. Schemat zastępczy obwodu wejściowego układu HAHD

Pojemność C<sub>1</sub> odzwierciedla pojemność montażu oraz zastępczą pojemność wyjściowa wyłączanego tranzystora sterującego omawianym układem. Pojemności złącz diod wejściowych układu oraz pojemności montażu tych diod przedstawione są w postaci pojemności zastępczej C<sub>2</sub>. Podobnie pojemności diod przesuwających oraz przewodów łączących je z węzłem 3 /rys. 1/ zastąpione są pojemnością C<sub>3</sub>. Pojemność C<sub>4</sub> ma wartość odpowiadającą sumie zastępczych pojemności złącz emiter-baza /C<sub>TEef</sub>/ i kolektor-baza /C<sub>TCef</sub>/<sup>K)</sup> wraz z pojemnościami doprowadzeń tranzystora /C<sub>BCH</sub>, C<sub>BEH</sub>/.

Diody schematu zastępczego z wystarczającą dokładnością można aproksymować za pomocą źródeł napięcia odpowiadających całkowitym spadkom napięć na dlodach U<sub>DF</sub>, U<sub>DW</sub>, przy zadanym prądzie przewodzenia.

W rezultacie schemat zastępczy przyjmuje postać przedstawioną na rys. 5.

Sposób określania pojemności schematu zastępczego podano w Dodatku 1.



Rys. 5. Schemat zastępczy 1 do obliczeń opóźnienia t<sub>d</sub> w przypadku, gdy i (0) > 0.

Wartość czasu  $t_d$  wyznaczamy z wyrażenia określającego przebieg napięcia na pojemności  $C_4$  zgodnie z przyjętą wcześniej definicją. W trakcie obliczeń należy badać znak prądu  $i_w(t)$ . Jeżeli prąd  $i_w(t)$  przyjmuje wartość ujemną, oznacza to, że zaistniały warunki, przy których dioda wejściowa  $D_w$  zostaje zatkana, w związku z czym przedstawiony na rys. 5 schemat zastępczy może być uproszczony<sup>¥)</sup>.

Zależności określające opóźnienie  $t_d$  otrzymujemy w rezultacie rozwiązania układu równań opisujących procesy przejściowe w schemacie przedstawionym na rys. 5. Interesować nas będą przebiegi po rozwarciu klucza K, który w stanie zwarcia utrzymuje w węźle 1 napięcie U<sub>CES</sub>.

Napięcie na pojemności C<sub>4</sub> w postaci operatorowej określa zależność

Zagadnienie to omówimy bardziej szczegółowo po uzyskaniu zależności analitycznej dla prądu i (t).

- 50 -

$$U_{C_4}(p) = \frac{i_{C_4}(p)}{pC}$$

/4/

Wyrażenie dla i<sub>C,</sub> (p) znajdujemy rozwiązując układ równań Kirchhoffa dla schematu zastępczego podanego na rys. 5.

$$i_{C_4}(p) = \frac{W}{p+Z} + \frac{C_4 R_8 R_p (pB_1 - Q_1)}{p^2 E_2 + pF_2 + G_2}$$
 /5/

gdzie:

$$W = \frac{(U_{g} - U_{CES} - U_{DW})(R_{p} + R_{g}) - (U_{g} - 3U_{DF} + U_{p})R_{g}}{R_{g}R_{p}l_{1}} / 6/$$

$$Z = \frac{R_p + R_s}{C_4 R_s R_p l_1}$$
 /7/

$$B_{1} = C_{1} R_{k} \left[ \left( U_{CES} + U_{DF} \right) \left( 1 + \frac{R_{p}}{R_{E}} \right) - U_{g} \frac{R_{p}}{R_{F}} - 3U_{DF} + U_{p} \right] + 1 C_{2} R_{p} U_{k} - U_{CES}$$

$$/8/$$

$$Q_1 = U_g \frac{R_p}{R_g} + 3U_{DF} - \left(U_k + U_{DW}\right) \left(1 + \frac{R_p}{R_g}\right) - U_p \qquad (9/2)$$

$$E_2 = C_4 R_s R_p^2 R_k l_1 (1 C_2 + C_1)$$

$$F_{2} = C_{4} R_{s} R_{p} l_{1} \left[ R_{p} + R_{k} \left( 1 + \frac{R_{p}}{R_{s}} \right) \right]_{+}$$
$$+ \left( R_{p} + R_{s} \right) \left( 1 C_{2} + C_{1} \right) R_{p} R_{k}$$

/11/

/10/

- 51 -

$$G_{2} = \left(R_{p} + R_{s}\right) \left[R_{p} + R_{k}\left(1 + \frac{R_{p}}{R_{s}}\right)\right]$$
 /12/  

$$1 = 1 + \frac{C_{3}}{C_{2}} + \frac{C_{4}}{C_{2}}$$
 /13/  

$$1_{1} = 1 + \frac{C_{2}}{C_{4}} + \frac{C_{3}}{C_{4}}$$
 /14/

Zależność /14/ możemy zapisać również w postaci

 $i_{C_{4}}(p) = \frac{W}{p+Z} + \frac{C_{4} R_{s} R_{0} R_{2}}{E_{3}} \cdot \frac{p-Q_{2}}{p^{2}+pR_{3}+G_{3}}$  /15/ gdzie:  $F_{3} = \frac{F_{1}}{E_{a}}$ ;  $G_{3} = \frac{G_{1}}{E_{a}}$ ;  $Q_{3} = \frac{Q_{1}}{B_{a}}$ .

Napięcie na pojemności C<sub>4</sub> wyrażone będzie zatem zależnością

$$U_{C_{4}}(p) = \frac{i_{C_{4}}(p)}{pC_{4}} = \frac{W}{C_{4} p (p + Z)} + \frac{R_{s} R_{p} B_{1}}{E_{1}} \cdot \frac{p - Q_{2}}{p(p^{2} + pF_{3} + G_{3})}$$
 /16/

W przypadku, gdy wielomian  $p^2 + pF_4 + G_4$  ma dwa pierwiastki ujemne y<sub>1</sub>, y<sub>2</sub>, to dla /16/ otrzymujemy następującą odwrotną transformatę Laplace'a

 $\mathbf{U}_{C_{4}}$  (t) =  $\left[\mathbf{U}_{s} - \mathbf{U}_{CES} - \mathbf{U}_{DW} + \right]$ 

- 52 -

$$\frac{R_{g} \left( U_{g} - 3U_{DF} + U_{p} \right)}{R_{p} + R_{g}} \left[ \left( 1 - e^{-Zt} \right) + \right]$$

+ 
$$\frac{B_1}{C_4 R_p R_k l_1 l C_2 + C_1} \left[ \frac{y_1 - Q_2}{y_1 (y_1 - y_2)} e^{y_1 t} \right]$$

 $+ \frac{y_2 - Q_2}{y_2 (y_2 - y_1)} e^{y_2 t} - \frac{Q_2}{y_1 y_2} \right]$ 

Wartość opóźnienia t<sub>d</sub> otrzymujemy w rezultacie rozwiązania następującego równania względem zmiennej t, szukając takiej wartości t, dla której spełnione jest równanie

$$U_{C_{4}}(t) = U_{g} - U_{C_{4}0}$$
 /18/

1171

/21/

gdzie U<sub>C40</sub> - napięcie początkowe na pojemności C<sub>4</sub> U<sub>Ø</sub> - napięcie bariery złącza emiter-baza

 $\mathbf{U}_{\mathbf{C},0} = \mathbf{U}_{\mathbf{CES}} + \mathbf{U}_{\mathbf{DW}} - 3\mathbf{U}_{\mathbf{DF}}$  (19/

Celem ustalenia, czy w konkretnie rozpatrywanym przypadku przez diodę D<sub>w</sub> płynie prąd, należy znaleźć analityczne wyrażenie dla i<sub>w</sub> (t).

W rezultacie rozwiązania równań Kirchhoffa w postaci operatorowej dla schematu zastępczego podanego na rys. 5 otrzymujemy:

$$i_{w}(p) = \frac{Q_{1} - pB_{1}}{p(pE_{1} + P_{1})}$$
 /20/

gdzie:

 $E_1 = R_k R_p (C_1 + 1 C_2)$ 

$$\mathbf{F}_{1} = \left(\frac{\mathbf{R}_{p}}{\mathbf{R}_{g}} + 1\right) \mathbf{R}_{k} + \mathbf{R}_{p}$$
 (22/

Wartości Q<sub>1</sub> i B<sub>1</sub> są identyczne jak w /5/. Znajdujemy odwrotną transformatę Laplace'a

$$\mathbf{i}_{\mathbf{w}}(\mathbf{t}) = \frac{\mathbf{Q}_{1}}{\mathbf{F}_{1}} - \left(\frac{\mathbf{Q}_{1}}{\mathbf{F}_{1}} + \frac{\mathbf{B}_{1}}{\mathbf{E}_{1}}\right) e^{-\frac{\mathbf{z}_{1}}{\mathbf{E}_{1}} \mathbf{t}}$$
 /23/

skąd dla t = 0 mamy

$$L_{w}(0) = -\frac{B_{1}}{E_{1}}$$
 /24/

Ponieważ zawsze  $E_1 > 0$ , wobec czego do określenia znaku prądu i<sub>w</sub> (0) wystarczy znajomość znaku współczynnika B<sub>2</sub>. W rezultacie otrzymujemy następujące relacje:

jeśli	B <sub>1</sub>	>	0	'to	i_w (0)	<	0	/25/
	B <sub>1</sub>	=	0	to	1 <sub>w</sub> (0)	=	0	/26/
1003	B.1	<	0	to	1 (0)	>	0 4 4 200 4 200	1271

Jeżeli spełniona jest relacja /27/, posługujemy się schematem zastępczym podanym na rys. 5, a wartość opóźnienia przy włączaniu, określoną na podstawie tego schematu i nazywaną dalej opóźnieniem t<sub>d</sub>, możemy obliczyć posługując się wyrażeniami /17/ oraz /18/. W przypadku, gdy zachodzi relacja /25/ lub /26/ oznacza to, że po rozwarciu klucza K /t = O/ dioda wejściowa D<sub>w</sub> nie przewodzi. Obliczenia przeprowadzać należy wówczas na podstawie uproszczonego schematu zastępczego, w którym pominięto diodę D<sub>w</sub> /rys. 6/. Otrzymaną w ten sposób wartość opóźnienia oznaczać będziemy dalej symbolem t

Stosując przekształcenie Laplace'a i rozwiązując układ równań Kirchhoffa dla rozpatrywanego schematu po rozwarciu klucza K otrzymujemy:

- 54 -

$$U_{C_{4}}(p) = \frac{\left(U_{g} - U_{20}\right)\left(R_{g} + R_{p}\right) - R_{g}\left(U_{g} - 3U_{DF} + U_{p}\right)}{pC_{4}R_{g}R_{p}l_{1}\left(p + \frac{R_{g} + R_{p}}{C_{4}R_{g}R_{p}l_{1}}\right)} / 28/$$



Rys. 6. Schemat zastępczy 2 do obliczeń opóźnienia  $t_d$  w przypadku, gdy  $i_{\mathbf{x}}(0) \neq 0$ .

W zależności wykorzystano relację  $U_{C_4}(p) = \frac{i_{C_4}(p)}{pC_4}$  i oznaczenie /14/.

Wykonując odwrotne przekształcenie Laplace'a otrzymujemy wyrażenie określające przebieg napięcia na pojemności  $C_4$  w funkcji czasu o postaci:

$$U_{C_4}(t) = P(1 - e^{-Zt})$$
 /29/

gdzie:

$$P = \frac{(U_{s} - U_{20})(R_{s} + R_{p}) - R_{s}(U_{s} - 3U_{DF} + U_{p})}{R_{s} + R_{p}} / 30/$$

Z - zgodnie z /7/.

Wartość opóźnienia td<sub>2</sub> wyznaczamy rozwiązując łącznie równania /29/, /18/ i wykorzystując relację:

$$J_{C_{\mu}0} = U_{20} - 3U_{DF}$$
 /31/

gdzie: U<sub>20</sub> - napięcie początkowe na pojemności C<sub>2</sub> określone wyrażeniem

$$U_{20} = U_{CES} + U_{DW}$$
 /32/

W rezultacie otrzymujemy wyrażenie określające wartość opóźnienia t<sub>d</sub>

$$t_{d_2} = -\frac{1}{z} \ln \left( 1 - \frac{u_{\emptyset} - u_{20} + 3u_{DP}}{P} \right)$$
 /33/

Przy obliczaniu wartości maksymalnych  $\overline{t}_d$  lub  $\overline{t}_d$  do formul /17/, /33/ podstawiać należy następujące wartości ekstremalne:

 $\overline{c}_1, \overline{c}_2, \overline{c}_3, \overline{c}_4, \overline{R}_k, \overline{R}_g, \overline{v}_{DF}, \overline{v}_p, \overline{v}_{g}, v_{20}, v_s, v_k, v_{CES}, v_{DW}, R_p$ 

Sieć działań określająca sposób postępowania przy wyznaczaniu wartości opóźnienia t, podano na rys. 7.

# 3.2. Narastanie (tr)

Rozważania przeprowadzimy posługując się schematem przedstawionym na rys. 8.

Dokładne wyznaczenie czasu narastania dla przedstawionego schematu wymaga rozwiązania układu nieliniowych równań różniczkowych. Podane dalej rozwiązanie przybliżone uzyskano zakładając, że prąd kolektora i<sub>c</sub> może być określony spotykaną często w literaturze zależnością:

 $\mathbf{i}_{\mathbf{0}} = \boldsymbol{\omega}_{\mathrm{T}} \int_{\mathbf{0}}^{\mathbf{t}} \mathbf{i}_{\mathrm{B}}(\mathbf{t}) d_{\mathbf{t}}$ 

1341

- 56 -



Rys. 7. Sieć działań przy wyznaczaniu opóźnienia t<sub>d</sub>



Rys. 8. Schemat do obliczania czasu narastania t<sub>r</sub>

- 57 -

gdzie:

 $\omega_{T}$  - pulsacja graniczna tranzystora  $i_{B}(t)$  - włączający prąd bazy

Założono również, że prąd włączający  $i_B(t)$  w momencie t = O narasta skokowo do wartości ustalonej  $I_b$ . Poza tym przyjmuje się, że napięcie na kolektorze podczas włączania ma przebieg liniowy, a pojemność  $C_{ob}$  jest efektywną pojemnością baza-kolektor, zdefiniowaną następująco:

$$ob = C_{TCef} + C_{BCH}$$
 /35/

gdzie:

- CTCef efektywna pojemność dynamiczna złącza kolektor-baza dla określonej zmiany różnicy potencjałów na bazie
- C<sub>BCH</sub> pojemność obudowy baza-kolektor.

Obliczenie czasu narastania zgodnie z rozważaniami przeprowadzonymi w p. 1 zrealizujemy w dwu etapach.

W pierwszej kolejności wyprowadzimy zależność określającą składową czasu narastania  $t_{r1}$ . Zgodnie z przyjętym założeniem dla prądu kolektora w chwili  $t_{r1}$  zachodzi relacja:

$$\boldsymbol{\omega}_{\mathbf{T}} \boldsymbol{Q}_{\mathbf{B}} = \mathbf{i}_{\mathbf{c}} (\mathbf{t}_{\mathbf{r}1})$$
 /36/

gdzie:

 $Q_B$  - ładunek zgromadzony w bazie włączanego tranzystora. Wartość  $Q_B$  wyznacza zależność:

$$Q_{\rm B} = I_{\rm B} \cdot t_{\rm r1} - (U_{\rm k} - U_{\rm pr1}) C_{\rm ob1} /37/$$

gdzie:

C<sub>ob1</sub> - efektywna pojemność baza-kolektor dla okresu włąozania t<sub>r1</sub>. Prąd kolektora i<sub>c</sub> wyznaczony jest przez sumę prądu płynącego przez opornik R<sub>k</sub> i prądu rozładowania pojemności C<sub>o</sub> + C<sub>CEH</sub>.

$$\mathbf{i}_{o}(\mathbf{t}_{r1}) = \mathbf{i}_{k}(\mathbf{t}_{r1}) + \frac{(\mathbf{U}_{k} - \mathbf{U}_{pr1})(\mathbf{C}_{ob1} + \mathbf{C}_{o} + \mathbf{C}_{CEH})}{\mathbf{t}_{r1}} / 38 /$$

gdzie:

 $i_{k}(t_{r1})$  - wartość prądu płynącego przez opornik  $R_{k}$ przy końcu okresu  $t_{r1}$  $\begin{bmatrix} i_{k}(t_{r1}) = \frac{U_{k} - U_{pr1}}{R_{k}} \end{bmatrix}$ 

Podstawiając /37/ i /38/ do /36/ otrzymujemy:

$$\omega_{\mathrm{T1}} \left[ \mathbf{I}_{\mathrm{B}} \mathbf{t}_{\mathrm{r1}} - \left( \mathbf{U}_{\mathrm{k}} - \mathbf{U}_{\mathrm{pr1}} \right) \mathbf{C}_{\mathrm{ob1}} \right] = /39.$$

$$= \mathbf{i}_{\mathrm{k}} \left( \mathbf{t}_{\mathrm{r1}} \right) + \frac{\left( \mathbf{U}_{\mathrm{k}} - \mathbf{U}_{\mathrm{pr1}} \right) \left( \mathbf{C}_{\mathrm{ob1}} + \mathbf{C}_{\mathrm{o}} + \mathbf{C}_{\mathrm{CEH}} \right)}{\mathbf{t}_{\mathrm{r1}}}$$

## gdzie:

<sup>co</sup><sub>T1</sub> - średnia wartość pulsacji granicznej tranzystora w okresie t<sub>r1</sub> /odczytana z charakterystyk dla średnich wartości napięcia i prądu kolektora/.

W rezultacie uzyskujemy następujące równanie drugiego stopnia:

$$I_{B} t_{r1}^{2} - \left[ \left( U_{k} - U_{pr1} \right) C_{ob1} + \frac{1}{\omega_{T1}} i_{k} \left( t_{r1} \right) \right] t_{r1} - \frac{1}{\omega_{T1}} \left( U_{k} - U_{pr1} \right) \left( C_{ob1} + C_{o} + C_{CEH} \right) = 0$$

$$(40)$$

Rozwiązując równanie względem zmiennej t<sub>r1</sub> otrzymujemy wyrażenie:

$$t_{r1} = \frac{A_{4} + \sqrt{A_{4}^{2} + B_{4}}}{2 I_{B}}$$
 (41/

gdzie:

$$A_{4} = \left(U_{k} - U_{pr1}\right)C_{BC1} + \frac{1}{\omega_{T1}}i_{k}(t_{r1})$$
 (42)

$$B_{4} = \frac{4}{\omega_{T1}} I_{B} \left( U_{k} - U_{pr1} \right) \left( C_{ob1} + C_{o} + C_{CEH} \right)$$
 (43/

Podobną postać będzie miało wyrażenie dla  $t_{r2}$  /rys. 3/. Prąd kolektora i<sub>c</sub>  $(t_{r2})$  oprócz dwu wymienionych składowych dla i<sub>c</sub>  $(t_{r1})$  zawierać będzie składową wnoszoną przez układy obciążenia /prądy wejściowe tych układów oraz prądy rozładowania pojemności wejściowych C<sub>2</sub>/.

$$i_{c}(t_{r2}) = i_{k}(t_{r2}) + \frac{(v_{pr1} - v_{pr2})(c_{ob2} + c_{o} + c_{CEH} + aC_{2})}{t_{r2}} +$$
(44)

+ n 
$$\frac{U_{s} - U_{pr2} - U_{DW}}{R_{s}} - I_{FO}$$

gdzie:

$$i_k (t_{r2})$$
- wartość prądu płynącego przez opornik  $R_k$  przy  
końcu okresu  $t_{r2} \left( i_k (t_{r2}) = \frac{U_k - U_{pr2}}{R_k} \right)$   
 $I_{F0}$  - graniczna wartość prądu  $I_F$ , dla którego przyj-  
muje się, że do bazy tranzystora nie dopływa  
prąd włączania tranzystora /do obliczeń przyję-

to wartość  $I_{FO} = 10 /pA/.$ 

Calkowity czas narastania t, określony jest przez sumę:

$$t_r = t_{r'1} + t_{r2}$$
 (45/

Po wykonaniu niezbędnych podstawień otrzymujemy zależność wyznaczającą całkowity czas narastania

$$\bar{s}_{r} = \frac{1}{2I_{B}} \left( A_{5} + \sqrt{A_{5}^{2} + B_{4}} + A_{6} + \sqrt{A_{6}^{2} + B_{5}} \right) /46/$$

gdzie:

$$\mathbf{A}_{5} = \left(\mathbf{U}_{\mathbf{k}} - \mathbf{U}_{\mathbf{pr1}}\right)\mathbf{C}_{\mathbf{ob1}} + \frac{\mathbf{U}_{\mathbf{k}} - \mathbf{U}_{\mathbf{pr1}}}{\omega_{\mathbf{r1}} \cdot \mathbf{R}_{\mathbf{k}}}$$
(47)

$$A_{6} = (U_{pr1} - U_{pr2})C_{ob2} + \frac{1}{\omega_{r2}} \left[ \frac{U_{k} - U_{pr2}}{R_{k}} + n \cdot \frac{U_{s} - U_{pr2} - U_{DW}}{R_{s}} - I_{r0} \right] / 48 /$$

$$B_{5} = \frac{4}{\omega_{T_{2}}} I_{B} \left( U_{pr1} - U_{pr_{2}} \right) \left( C_{ob2} + C_{o} + C_{CEH} + n C_{2} \right) /49/$$

 $\omega_{T_2}$  - średnia wartość pulsacji granicznej tranzystora w okresie t<sub>r2</sub>.

Korzystając z wyprowadzonych zależności można wyznaczyć całkowitą wartość czasu narastania. Ponieważ zależności otrzymano z równań określających bilans ładunków w okresie, który nie jest wcześniej znany i którego wartość należy wyznaczyć, zachodzi konieczność iteracyjnego prowadzenia obliczeń dla obydwu składowych  $t_{r1}$  i  $t_{r2}$ , a następnie określenia wartości  $t_r$  z zależności /50/. Do obliczenia maksymalnych wartości składowych czasu włączania należy przyjmować następujące wartości ekstremalne parametrów:

$$\mathbf{I}_{\mathrm{B}}, \, \mathbf{U}_{\mathrm{pr2}}, \, \boldsymbol{\omega}_{\mathrm{T2}}, \, \boldsymbol{\omega}_{\mathrm{T1}}, \, \mathbf{R}_{\mathrm{k}}, \, \overline{\mathbf{U}}_{\mathrm{pr1}}, \, \overline{\mathbf{U}}_{\mathrm{k}}, \, \overline{\mathbf{I}}_{\mathrm{D1}}, \, \overline{\mathbf{C}}_{\mathrm{ob}}, \, \overline{\mathbf{C}}_{\mathrm{1}}, \, \overline{\mathbf{C}}_{\mathrm{2}}$$

Uproszczoną sieć działań przy obliczaniu czasu włączania  $t_r$  przedstawiono na rys. 9. Wyznaczanie obydwu składowych ozasu narastania  $t_{r1}$  i  $t_{r2}$  odbywa się w sposób iteracyjny do momentu uzyskania zadanej dokładności obliczeń wg sieci działań pokazanej na rys. 10.



Rys. 9. Uproszczona sieć działań przy obliczaniu czasu włączania t



Rys. 10. Struktura obliczeń iteracyjnych przy wyznaczaniu wartości t<sub>r1</sub>, t<sub>r2</sub> /dle t<sub>r</sub> indeks j = 1, dla t<sub>r2</sub> indeks j = 2; indeksy i oznaczają kolejne przebiegi cykli iteracyjnych/ 3.3. Magazynowanie (t.

Zgodnie z rozważaniami przeprowadzonymi w p. 2 ozas magazynowania t, wiąże się z usuwaniem ładunku nadmiarowego z bazy tranzystora. Celem wyznaczenia tej składowej czasu propagacji oprzemy się na ładunkowym modelu przełączania tranzystora. Równanie opisujące dynamikę tego procesu ma postać następującą [11];

$$I_{B2} = \frac{dQ_{BX}}{dt} + \frac{Q_{BX}}{\tau_{g}} + \frac{Q_{B}}{\tau_{B}} + \frac{dQ_{B}}{dt}$$
 /50

gdzie:

<sup>I</sup> B2 -	wartość	prądu	wyłączającego	tranzystor
-------------------	---------	-------	---------------	------------

- ładunek niezbędny w rejonie aktywnym do potrzymania prądu I na wyjściu

/50/

1511

- ładunek nadmiarowy tranzystora w nasyceniu QBX
- stała czasu bazy  $\left(\tau_{B} = \frac{Q_{B}}{I_{B}}\right)$ τ<sub>B</sub>
- stała czasu magazynowania  $\tau_s = \frac{Q_{Bx}}{I_{Bx}} / I_{Bx}$  jest to T, tzw. prad nadmiarowy bazy/

W rozpatrywanym przypadku można założyć, że tranzystor sterowany jest prądowo /duże wartości rezystorów w obwodzie bazy/, zaś proces zmiany kierunku prądu sterującego bazą odbywa się skokowo, z chwilą gdy napięcie na wejściu układu osiąga wartość progową.

Składnik - jest odpowiednikiem prądu dopływającego do tranzystora w Stanie włączonym i z tego względu oznaczymy go jako IB1. Ponieważ w omawianyn przedziale czasowym QB = = const i  $\frac{B}{T_{B}} = 0$ , zależność /50/ przybiera postać:

$$B_2 - I_{B1} = \frac{dQ_{Bx}}{d\tau} + \frac{Q_{By}}{\tau}$$

I,

Z równania tego możemy wyznaczyć czas magazynowania [11]

/52/

$$t_{g} = \tau_{g} \ln \frac{I_{B1} + I_{B2}}{I_{c}/B_{o} + I_{B2}}$$

gdzie:

I - prąd kolektora

B - wzmocnienie stałoprądowe tranzystora na granicy nasycenia

Z podanych zależności wynika, że do określenia t $_{\rm S}$  niezbędna jest znajomość wartości stałej czasu magazynowania, prądów sterujących bazą tranzystora oraz odpowiadającej danemu obciążeniu wartości prądu  $I_{\rm Rec}$ .

Na podstawie pomiarów stwierdzono, że wartość stałej czasu  $\tau_s$  zmienia się w funkcji prądu nadmiarowego  $I_{Bx}$  oraz prądu kolektora  $I_{c}$ .

W celu zwiększenia dokładności obliczeń, wartość  $\tau$  będziemy określać na podstawie charakterystyki  $\tau_s = f(I_{Bx})$ 

Typowy przebieg zależności badano na rys. 11.

Występujące we wzorze wartości prądów można łatwo określić na podstawie schematu układu podanego na rys. 1<sup>#</sup>].

Dla stanu ustalonego otrzymujemy kolejno:

$$I_{c} = I_{k} + I_{2} = \frac{U_{k} - U_{CES}}{R_{k}} + n \cdot I_{w} =$$

$$= \frac{R_{s}(U_{k} - U_{CES}) + nR_{k}(U_{s} - U_{DW} - U_{CES})}{R_{k} R_{s}}$$
(53/

Zgodnie z przyjętymi tam oznaczeniami I = I , natchiast I = I ...



Rys. 11. Typowy przebieg zależności  $\tau_s = f (I_{Bx}) I_c = const.$ 

1541

gdzie:

 $I_{w} = \frac{U_{g} - (U_{DW} - U_{CES})}{R_{g}} - prąd wejściowy układu$  $I_{B2} = \frac{U_{p} + U_{BES}}{R_{p}}$ 

gdzie:

U<sub>BES</sub> - napięcie baza-emiter w nasyceniu

$$L_{B1} = \frac{R_{p} \left( U_{s} - 3U_{DF} - U_{BES} \right) - R_{s} \left( U_{p} + U_{BES} \right)}{R_{s} R_{p}}$$
 /55/

gdzie: UDF - spadek napięcia na diodzie przesuwającej poziom.

Celem wyznaczenia maksymalnego czasu mogazynowania w powyższych zależnościach należy podstawić nasrępujące graniczne wartości parametrów:

65 -

Up, Us, Uk, Rp, Rk, Rs, UBES, UCES, B, UDF, UDW, Ts



Schemat obliczeń przedstawiono na rys. 12.

Rys. 12. Sieć działań przy wyznaczaniu wartości t

### 4. WYNIKI OBLICZEŃ I POMIARÓW

Celem sprawdzenia przydatności praktycznej wyprowadzonych zależności przeprowadzono obliczenia, a następnie wykonano pomiary opóźnień zamodelowanych układów elementów logicznych NAND techniki S50 [8].

Zarówno w obliczeniach, jak i przy budowie modeli pomiarowych zastosowano metodę najgorszego przypadku. Realizację oparto na epiplanarnych tranzystorach krzemowych 2N914, diodach 1N3604. Przyjęto, że maksymalna odchyłka wartości oporników nie może przekroczyć  $\pm$  5%, podobnie odchyłki napięć zasilających są nie większe niż  $\pm$  5%. Wartości innych parametrów modelowanych układów podano na rysunkach 14 i 15 przedstawiających schematy modelowanych układów do pomiarów maksymalnego czasu włączania  $t_{\rm HD}$  i wyłączania  $t_{\rm DH}$ .

W konkretnym przypadku punkty pomiarowe przy wyznaczaniu t<sub>m</sub> i t<sub>nu</sub><sup>#)</sup> przyjęto zgodnie z rys. 13.





Rys. 13. Definicje maksymalnych opóźnień układu NAND techniki S50 a/ przy włączaniu t<sub>DU</sub> b/ przy wyłączaniu t<sub>DU</sub>

W obliczeniach do określenia ekstremalnych wartości parametrów diod i tranzystorów wykorzystano metodę zaproponowaną w [10].

Zestawienie porównawcze wyników pomiarowych z wartościami obliczonymi zgodnie z przedstawioną metodą podaje tabela 1.

Tabela 1

<b>D</b>	Wartości	Rozbież-	
Parametr	Obliczone Insl	Zmierzone [ns]	nosc
ts	44,8	50	10,4
t <sub>d</sub> + t <sub>r</sub>	30,5 + 38,4 = 68,9	. 66	4,2
tp	56,85	58	2

Uzyskane wyniki eksperymentalne są bardzo zbliżone do obliczonych, co świadczy o zadowalającej dokładności metody.

Symbolami t<sub>un</sub> i t<sub>nu</sub> oznaczany maksymalne wartości opóźnień t<sub>ud</sub>i t<sub>du</sub>



Done elementów pół przewodnikowych:

Element	Oznaczenie	Parametry	Unogi
Tranzystar	T	$\beta_{2} = 48 \frac{F_{f} = 420 \text{ MHz} (J_{c} = 20)}{C_{BE} = 8pF(U_{BE} = -1V; F = 30\text{ MHz})}$	
Dioda	Dre + Drs	UDDF = 0,84 RODF = 30.2	STREE.
Dioda	Dwn	LL DOW = 0,64 ROOM = 202	4

Rys. 14. Schemat modelu układu NAND do pomiaru maksymalnego czasu włączania t<sub>DU</sub>



Done elementów półprzewodnikowych:

Element	Oznaczenie	Porometry	Uwage
Tranzystor	7	$\beta_2 = 100$ ; $t_s = 50 ns$	nybrany t portil 200 sit.
Dioda	DF1 ÷ DF3	LL DOF = 0.55V ROOF = 20_Q	S AN A REAL
Dioda	Dwee	LIDOW = 0,74 RDOW = 27,5 R	upha series at

Rys. 15. Schemat modelu układu NAND do pomiaru maksymalnego czasu wyłączania t<sub>HD</sub> 5. WNIOSKI

W odróżnieniu od metod określania parametrów procesów przejściowych przy przełączaniu układów polegających na wyznaczaniu wartości napięć lub prądów w funkcji czasu [1],[5], metoda przedstawiona w pracy umożliwia wyznaczenie tylko całkowitych wartości poszczególnych składowych opóźnień układu przy jego włączaniu i wyłączaniu. Jest to wystarczające do przeprowadzenia analizy czasowej pracy sieci logicznych zbudowanych z tych układów, a jednocześnie znacznie upraszcza przebieg obliczeń.

Jak już zaznaczono w p. 4, podane zależności pozwalają określić z dużą dokładnością parametry czasowe układu NAND, jednak ze względu na stosunkowo dużą pracochłonność przy ręcznym wykonywaniu obliczeń /ok. 6 godzin przy odpowiedniej wprawie dla jednego wariantu obliczenia/ celowe jest przeprowadzanie tych obliczeń za pomocą elektronicznych maszyn cyfrowych.

W tym celu opracowany został w oparciu o przedstawioną metodę program obliczeniowy w języku Algol. Obliczenia parametrów czasowych dla jednego wariantu układu NAND przeprowadzane wg tego programu na EMC GIER trwają ok. 2 minut.

Program stwarza możliwość szybkiego porównania parametrów czasowych różnych wariantów realizacyjnych układu przy zmianie elementów półprzewodnikowych, wartości oporników i warunków eksploatacji układu oraz oceny wpływu tolerancji oporników i napięć zasilających na wartości tych parametrów.

W okresie późniejszym program ten został włączony w postaci procedury do programu optymalizacji układu NAND, w którym parametrem podlegającym optymalizacji jest szybkość działania układu.

Autorzy składają podziękowanie st. technikom: J. Guttowi i P. Daniewskiemu za pomoc przy pomiarach stanowiących podstawę niniejszego artykułu.
#### Literatura

- [1] ASHAR K.G. i inni: Transient Analysis and Device Characterization of ACP Circuits, IBM Journ. of Res. and Dev., July 1963: 207 -223
- [2] BASHKOV T.R.: Effect of Nonlinear Collector Capacitance on Collector Current Rise Time, IRE Trans. ED-3 Oct. 1956: 167
- [3] BRINKER C.S., FAIRBAIRN D., NORRIS B.L.: An Analysis of the Switching Behaviour of Graded Base Transistors, Electronic Engineering, August 1963: 500 - 505
- [4] CYRAN A., MARCZEWSKI M.: Projektowanie tranzystorowych układów logicznych, Prace ITR, 1965: 9 /3/, 93 - 126
- [5] DYKAST K., VALENTA J.: A Transient in a Transistor Diode Logical Circuit, Stroje na Zpracovani Informaci 1966: 12, 9 - 35
- [6] GRAY H.J.: Digital Computer Engineering, Prentice Hall inc., 1963
- [7] KOJEMSKI A., KULIŃSKA E., SINKIEWICZ T, ŚWIĄTKOWSKI Z.: Optymali zacja parametrów dynamicznych układu logicznego NAND, Materia ły Krajowej Konferencji Naukowo-Technicznej "Zastosowanie układów logicznych w automatyzacji przemysłu", Katowice, 26 - 27, 1967
- [8] KOJEMSKI A., KOWALEWSKA M., ŚWIĄTKOWSKI Z.: Zespół szybkich układów logicznych S-50 na epiplanarnych tranzystorach krzemowych, Materiały Krajowej Konferencji Naukowo-Technicznej "Zastosowanie układów logicznych w automatyzacji przemysłu", Katowice, 26 - 27, 1967
- [9] KONTOROWICZ M.I.: Rachunek operatorowy i stany nieustalone w obwodach elektrycznych, FWT, Warszawa, 1956
- [10] KULIŃSKA E.: Parametry diod i tranzystorów stosowanych w układach logicznych S-50. Opracowanie wewn. INM - maj 1967
- [11] Philips A.B.: Transistor Engineering, McGraw Hill Book Co, Hew-York 1962
- [12] NARUD J.A., AARON H.R.: Analysis and Design of a Transistor Blocking Oscillator Including Inherent Non-linearities, Bell Syst. T.J. May 1959: 38, 3, 785 - 852
- [13] WOLBERS G.: DTL Circuit Stage Delay and Transistor Speed Parameters, Electronic Applications vol. 25, Nr 4, 143 - 163

DODATEK

## Dodatek 1

Wyznaczenie wartości pojemności schematów zastępczych

1.1. Pojemności schematów zastępczych do obliczeń opóźnienia przy włączaniu t<sub>a</sub> /rys. 5/.

Pojemność C<sub>1</sub> utworzona jest przez sumę pojemności obciążenia C<sub>o</sub>, pojemności obudowy emiter-kolektor oraz efektywnej pojemności złącza kolektor-baza tranzystora sterującego, w którym /w interesującym nas okresie/ odbywa się proces wyłączania.

$$C_1 = C_0 + C_{CEH} + C_{aV}$$

/D1/

gdzie:

- C<sub>o</sub> pojsmność montażu dołączona do wyjścia układu sterującego,
- C<sub>CEH</sub> pojemność obudowy emiter-kolektor tranzystora sterującego,
- C<sub>aV</sub> efektywna /dla określonych warunków przełączania/ pojemność złącza kolektor-baza tranzystora sterującego.

Wartość pojemności C<sub>aV</sub> wyznaczamy z zależności /D8/ określającej pojemność C<sub>TCef</sub> przyjmując następujące wartości:

 $\begin{array}{l} Upocz. = U_k - U_{bo} \\ Ukoń. = U_{pr2} - U_f \end{array}$ 

# gdzie:

Ubo	-	napięcie na bazie zatkanego transvetora
Uf	-	napięcie bariery złącza emiter-baza
Upr2	-	napięcie progowe, przy którym rozpoczyna się proces
		włączania

Pojemność C<sub>2</sub> utworzona jest przez sumę pojemności diod wejściowych oraz pojemność montażu bramki wejściowej. Przy liczbie m diod wejściowych w bramce wartość pojemności C<sub>2</sub> określona będzie wyrażeniem:

$$C_2 = (m - 1) C_d + C_m$$
 /D2

gdzie:

C<sub>d</sub> - pojemność diody wejściowej, C<sub>m</sub> - pojemność montażu bramki wejściowej.

Pojemność C<sub>3</sub> utworzona jest przez sumę pojemności diod przesuwających D<sub>F</sub> łączących bramki wejściowe z węzłem 3 układu NAND /rys. 1/ oraz pojemnością montażu tych diod. Przy liczbie k bramek wejściowych otrzymujemy następującą zależność:

$$C_3 = (k - 1) C_d + C_{m1}$$
 /D3/

gdzie:

C<sub>m1</sub> - pojemność montażu diod przesuwających dołączonych do węzła 3 układu /rys. 1/.

Pojemność C<sub>4</sub> utworzona jest przez sumę pojemności obudowy złącz baza-kolektor i baza-emiter oraz efektywnych pojemności tych złącz dla rozpatrywanych warunków przełączania.

$$C_4 = C_{BCH} + C_{BEH} + C_{TCef} + C_{TEef}$$
 /D4/

gdzie:

CBCH	- pojemność	obudowy ba	aza-kolo	ektor
CBEH	- pojemność	obudowy ba	aza-emit	ter
CTCof	- efektywna	pojemność	złącza	baza-kolektor
CTEef	- efektywna	pojemność	złącza	baza-emiter,

1.2. Efektywne pojemności złącz tranzystora

1.2.1. Efektywna pojemność złącza baza-emiter CTEOF

Zakładając, że znana jest wartość pojemności złącza bazaemiter dla określonego napięcia na bazie możemy wyznaczyć wartość pojemności dla dowolnego napięcia początkowego na bazie tranzystora w rozpatrywanym układzie NAND. Jeżeli znany jest wykładnik potęgowy N określający charakter zmiany pojemności w funkcji napięcia doprowadzonego do złącza, to możemy posługiwać się zależnością:

$$C_{\text{TE}}(u_{\text{bo}}) = C_{\text{TE}}(v_1) \cdot \left(\frac{v_1}{v_{\text{bo}}}\right)^N$$

25/

gdzie:

- $U_1$  napięcie, dla którego znana jest wartość pojemności złącza  $C_{TE}(U_1)$
- Ubo napięcie na bazie tranzystora, dla którego chcemy określić wartość pojemności złącza

Zależność /D5/ jest słuszna dla przypadku, gdy napięcia U1 i U20 są tego samego znaku.

// przypadku złącza dyfuzyjnego z liniowym rozkładem domieszek li = 1/3-

Jeżeli napięcie na bazie przełączanego tranzystora zmienia się od wartości początkowej  $U_{bo}$  i osiąga wartość napięcia bariery złącza baza-emiter  $U_{b}$ , to efektywna wartość pojemności złącza emiter-baza w przypadku złącza dyfuzyjnego z liniowym rozkładem domieszek wg [3] wynosi

$$C_{\text{TEef}} = C_{\text{TE}} \left( U_{\text{bo}} \right) \cdot 1.5 \qquad /D6.$$

- 75 -

1.2.2. Efektywna pojemność złącza kolektor-baza C<sub>TCef</sub>

Wartość pojemności złącza kolektor-baza dla interesującej nas wartości napięcia na kolektorze /przy uziemienym emiterze/ wyznaczamy na podstawie znanej wartości pojemności C<sub>TC</sub> dla określonego napięcia U<sub>2</sub>, posługując się zależnością:

107/

108

$$C_{TC}(\mathbf{u}_{k} - \mathbf{u}_{b}) = C_{TC}(\mathbf{u}_{2}) \cdot \left(\frac{\mathbf{u}_{2}}{\mathbf{u}_{k} - \mathbf{u}_{b}}\right)^{n}$$

gdzie:

 $U_k$  - napięcie na kolektorze tranzystora  $U_k$  - napięcie na bazie tranzystora

Efektywna wartość pojemności złącza kolektor-baza przy zmianie napięcia na złączu od wartości  $U_{pocz}$  do wartości  $U_{koń}$  wg [12] wynosi:

$$C_{\text{TCef}}\left(U_{\text{pocz}}, U_{\text{koń}}\right) = C_{\text{TC}} U_{\text{pocz}} \frac{\left(1 - \frac{U_{\text{koń}}}{U_{\text{pocz}}}\right)^{1-N}}{\left(1 - N\right)\left(1 - \frac{U_{\text{koń}}}{U_{\text{pocz}}}\right)}$$

# gdzie:

U pocz - początkowa wartość napięcia na złączu kolektorbaza

Uroń - końcowa wartość napięcia na złączu kolektor-baza

Wartość wykładnika potęgowego N dla złącza kolektor-baza uzależniona jest od zastosowanej przy produkcji tranzystora technologii. W przypadku technologii planarnej wartość N dla złącza kolektor-baza wynosi N = 0,1.

# Dodatek 2

### Napięcie progowe układu

Napięcie progowe U<sub>pr1</sub> jest to maksymalna wartość napięcia przyłożonego do diody wejściowej układu, wchodzącej w skład obwodu wejściowego o maksymalnym prądzie wejściowym, przy którym przez diodę wejściową płynie prąd o wartości 10 µA. Zakładamy przy tym, że pozostałe diody wejściowe są zatkane. Jeżeli przyjmiemy schemat zastępczy diody w kierumku przewodzenia w postaci źródła napięcia i oporności, to napięcie w węźle bramki wejściowej 2 /rys. 4/ może być określone z zależności:

TI	 UBE	+	30DOF	+ 0	3 Rd Rg	- 3R <sub>d</sub>	: I <sub>DW</sub>	-	/09/
2	 374		Sec. C		3Rd	1.67.47	199493 T		10)1
				1+	Rs		A MADILE.		ing a spala

# gdzie:

- I<sub>DW</sub> prąd płynący przez diodę wejściową, który w naszym przypadku wynosi 10 µA
- U<sub>BE</sub> maksymalna wartość napięcia baza-emiter włączonego tranzystora

Pomijając spadek napięcia na oporności schematu zastępczego diody wejściowej otrzymujemy:

$$v_{pr1} = \overline{v}_2 - \underline{v}_{DOW}$$
 /D10/

Napięcie progowe U<sub>pr2</sub> jest to minimalna wartość napięcia przyłożonego do diody wejściowej układu o minimalnym prądzie wejściowym, przy którym przez diodę wejściową płynie prąd o wartości 10 µA. Również i w tym przypadku zakładamy, że pozostałe diody wejściowe są zatkane. Przyjmując analogiczne założenia odnośnie schematu zastępczego diody dla interesującego nas przypadku otrzymujemy zależność:

$$U_{pr2} = \frac{\underline{U}_{BE} + 3\underline{U}_{DOF} + \underline{U}_{s} \frac{3Rd}{\overline{R}_{s}} - 3\underline{R}_{d} I_{DW}}{1 + \frac{3Rd}{\overline{R}_{s}}} - \overline{U}_{DOW} /D11/$$

gdzie:

U<sub>BE</sub> - minimalna wartość napięcia baza-emiter włączonego tranzystora

# Dodatek 3

U,

Początkowe napięcie na bazie przy włączaniu tranzystora.

Do wyznaczania wartości napięcia początkowego na bazie przed rozpoczęciem procesu włączania posłużymy się schematem przedstawionym na rys. D1.



Rys. D1. Schemat zastępczy obwodu wejściowego układu do wyznaczenia początkowego napięcia na bazie

W pierwszej kolejności znajdujemy wartość prądu I<sub>wo</sub> rozwiązując następujący układ równań:

$$U_{g} = I_{go} R_{g} = I_{wo} R_{DOW} = U_{oeg} = U_{DOW} = 0$$
 /D12/  
+  $U_{p} = p U_{DOF} = I_{g} R_{g} = I_{po} (pR_{DOF} + R_{p}) = 0$  /D13/

$$I_{so} - I_{wo} - I_{po} = 0$$
 /D14/

Przeprowadzając odpowiednie przekształcenia otrzymujemy:

$$I_{wo} = \frac{U_{s}(pR_{DOF}+R_{p})-R_{s}(U_{p}-pU_{DOF})-(U_{DOW}+U_{CES})(pR_{DOF}+R_{p}+R_{s})}{R_{s}(pR_{DOF}+R_{p})+R_{DOW}(pR_{DOF}+R_{p}+R_{s})} /D15/$$

Wartość napięcia w węźle A określa wyrażenie:

$$U_{A} = U_{ces} + U_{DOW} + I_{wo} \cdot R_{DOW} /D16/$$

Wobec tego napięcie Upo wyznaczone będzie zależnością:

$$U_{bo} = -U_p + \frac{U_A + U_p - p U_{DOF}}{p R_{DOF} + R_p} \cdot R_p / D17/$$

#### Dodatek 4

Prąd włączania tranzystora przy wyznaczaniu składowych czasu narastania.

Przy wyznaczaniu składowych czasu narastania  $t_{r1}$  i  $t_{r2}$ przyjmuje się, że pojemności obwodu wejściowego układu są naładowane oraz że potencjał bazy włączanego tranzystora ma wartość stałą przez cały okres czasu narastania.

Zależność określającą prąd włączania otrzymamy posługując się schematem przedstawionym na rys. D1.

Zakładając, że napięcie na bazie włączanego tranzystora jest dodatnie, a jego wartość wynosi Upe otrzymujemy:

$$I_{bo} = \frac{U_{g} - pU_{DOF} - U_{be}}{R_{g} + pR_{DOF}} - \frac{U_{p} + U_{be}}{R_{p}}$$
 /D18/

gdzie: U<sub>be</sub> - napięcie na bazie włączanego tranzystora.

### АНАЛИЗ ДИНАМИЧЕСКИХ ПАРАЧЕТРОВ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ

- 79 -

#### Pesme

Проблема оценки быстродействия распространения сигналов в логической сети является одним из основных вопросов в проектировании и постройке цифровых блоков.

В работе рассмотрено временные зависимости в одноводной цифровой соти слокачной из эзементов типа NAND. Эти зависимости позволяют аналитически определять максимальное время роспространения сигнала в логической сети сложенной из влементов такого типа.

На основе анализа физического процесса сопровождавщего изменение состояния догического элемента, определени очередные этапы процесса распространения сигнала. Рассмотрено прохождения сигнала через два логические элементы с учётом (в виде сосредоточенных постоянных) рассеянных ёмкостей монтажа.

Отмечено следующие составные времени распростренения:

- t. время начального опоздания
- t первый этап нарастания сигнала
- t-2 второй этеп нарастания свгнала
- t. эреня хрансния.

На основе выше указанных параметров определяются временные параметры схемы:

- t du время включения
- сия время выключения
- с. среднее время распространения (определенное зависимостями 1,2,3).

Очередные разделы работы посвящены анализической оценке максымальных величим этих параметров, на основе динамических параметров транаисторов и дводов.

Аналитические зависимости были составлены из-основе теории перекличения зарядом. В зависимостях им базыровацись на стандартных параметрах, указанных в наталогах дополненных данными измерений. Время опоздания t<sub>d</sub> определено с помощью схемы заисцения представленной на рис. 4, а после упроцений на рис. 5. В некоторых случаях, когда параметр В<sub>1</sub>, определённый зависимостью /8/ больше куля, можно пользоваться схемой поданной на рис. 6.

В первом случае бреия t<sub>d1</sub> определяется из уравнений /17/ и /18/, во втором случае при вычислении t<sub>d2</sub> мы пользуемся уравнениями /33/. Алгориты вычисления показан на рис. 7.

При определении врешени нарастания било применено некоторые упроцения следующее из отношения /34/. При определении времени t<sub>r1</sub> мы предполагали, что включаемый транзистор /рис. 8/ не нагружен логическими элешентами. Величина t<sub>r1</sub> определяется на основе отновений /4I/, /42/ ж /43/. Подобно определяется врешя t<sub>r2</sub>, необходишое для восприинтия колного тока нагрузки вилочённым транзистором. Полное время нарастания определнотся на основе зависимостей /46/, /47/, /48/ и /49/. Алгориты итерационного определения величии с\_ показан на рис. 10.

Определение времени рассасывания основано на вависимости /50/ известной из теории перекличения зарядом.

Постоянная времени в этом уравнении определена экспериментально /рис. II/ ввиду её нелияейного характера, зависимости от тока коллектора и избиточного тока бази (1<sup>4//</sup>). Авгорити вичисления t<sub>r</sub> указан на рис. I2.

Ввиду большой сложности процесса внчисления, работа была проведена автоматически. Была разработания программа в АПОЛ'е, реализованная на вычислительных цифровых маижнах сник и ZAM 41 Z.

С целью проверки практической пригодности полученных завионностей сравнено результати с временами запаздывания измеренными на симулирующей модели, отражающей самый неблагоприятный случай в цифровой сети. Условия измерений и вычнолений собраны в таблице I. Схемы симулирующие найхуджий случай выпочения и выключения дежены на рис. 14 и 15. Сравнение покавало больную согласованность измерений с вычислениями. Метод позволяет сравнивать время распространения сигнала в различных вариантах ремений такого тища.

В приложениях к настоящей статье поданы добавочные отножения. Приложение I — Определение значений и ёмкости скем замедения Приложение 2 - Определение порогового напряжения скемы Приложение 3 - Определение напряжения на базе включаемого траненстора Приложение 4 - Определение тока включения транзистора при вычисление времены нарастаиня.

#### ANALYSIS OF BASIC NAND ELEMENT DYNAMIC PARAMETERS

#### Summary

The problem of the evaluation of signal propagation speed in logical networks is one of the essential questions while designing and building digital blocks.

The paper considers time dependences in a uniform digital network composed of NAND logical elements. The dependences deduced enable analytical designation of maximal times of propagation in logical networks composed of such elements.

On the basis of a physical process analysis following the change of the logical element state, successive phases of signal propagation process were determined. Signal propagation through two logical elements was considered, dispersed mounting capacitance being teken into account /in the form of discrete components/.

The following time propagation compounds were distinguished:

t<sub>d</sub> - time of initial delay t<sub>r1</sub> - first phase of the rise of signal t<sub>r2</sub> - second phase of the rise of signal t<sub>1</sub> - storing time

On the basis of the above parameters the system time parameters are determined:

t<sub>du</sub> - switching on time t<sub>ud</sub> - switching off time t<sub>p</sub> - average time of propagation /determined by dependences 1, 2, 3/

The succeeding chapters of the paper are devoted to analytical evaluation of these parameter maximal values based on transistor and diode dynamic parameters.

Analytical dependences were formulated on the basis of the charge control theory of transistor switching. The deduced dependences were based on standard parameters given in catalogues supplemented by measurement data.

The delay time  $t_d$  was deduced according to the substitutional scheme shown in fig. 4 next simplified in fig. 5. In some cases when the parameter B<sub>1</sub> determined by the dependence /8/ is bigger than zero, use can be made of the simplified scheme presented in fig. 6.

In the first case, the time  $t_{d1}$  is given from equations /17/ and /18/, in the second case - while computing  $t_{d2}$  - equation /33/ is being used. The simplified flow diagram is shown in fig. 7.

When determining the rise times, a simplification has been applied, resulting from the accepted dependence /34/. When determining the time  $t_{r1}$  it was assumed that the switched transistor /fig. 8/ is not loaded by logical elements. The value  $t_{r1}$  is determined according to dependences /41/, /42/ and /43/. In a similar way the time  $t_{r2}$  is being determined. This time is the one to take over the full loading current by the switched on transistor. The total rise time is determined by dependences /46/, /47/, /48/ and /49/. Iteration algorithm determining values t\_ is shown in fig. 10.

Determination of storing time is based on the well known charge control theory dependence /50/.

The time constant, appearing in this equation, was determined experimentally /fig. 11/ because of its nonlinear character and dependence on collector current and excess base current  $/I_{Bx}/$ . The simplified flow diagram is given in fig. 12.

Because of great complexity of the computing process, the work has been automatized. An ALGOL program was elaborated and realized on GIER and ZAM 41Z computers.

In order to check practical usefulness of introduced dependences computation results were compared with delays obtained on a model simulating the worse case in a digital network.

Conditions of measurement and computations are presented in table 1. The schemes of systems simulating the worse case of switching on and off are shown in fig. 14 and 15. The comparison revealed great conformity of measurement results and computations. The method allows to compare propagation times for various elements of this type.

Appendixes to the article present the ways of getting supplementary dependences:

- Appendix 1 Determination of capacitance value of a replacing scheme
- Appendix 2 Determination of the element treshold voltage

Sta to set i cara and

- Appendix 3 Determination of transistor base voltage during switch on process
- Appendix 4 Determination of switch on transistor current for transistor rise time computation.



PRACE IMM Zeszyt 2 © 1969.06 681.325.54.2

ROWNÓLEGŁO-RÓWNOLEGŁE LICZNIKI REWERSY JNE

> Marek KIESLER Pracę złożono 21.10.1968

W pracy przedstawiono algorytmy działania, strukturę oraz własności szybkich równoległo-równoległych liczników rewersyjnych. Liczniki te realizują operacje zwiększania lub zmniejszania o 1 nieujemnej liczby przedstawionej w kodzie binarnym lub innym kodowanym binarnie. Układy charakteryzują się prostą i przejrzystą strukturą, bardzo dużą szybkością działania oraz łatwością realizacji w nowoczesnych technikach cyfrowych.

## SPIS TREŚCI

1.	WSTEP	5
2.	PODSTAWOWY ALGORYTM DZIAŁANIA	5
3.	LICZNIK BINARNY RÓWNOLEGŁY	9
4.	STRUKTURA LICZNIKA DZIESIĘTNEGO	ł
5.	UWAGI KOŃCOWE	3
Pe	зюме	0
Su	mary	2

### 1. WSTEP

W miarę rozwoju metod projektowania urządzeń cyfrowych zauważa się tendencję do operowania elementami bardziej złożonymi niż pojedyncze układy podstawowe /inwertery, przerzutniki itp./. Coraz częściej projektanci operują układami takimi jak: sumatory wielopozycyjne, rejestry, liczniki i inne. Zalety takiego podejścia są niewątpliwe: standaryzacja zespołów, zmniejszenie ilości pomyłek przy ich projektowaniu, oszczędności sprzętu i czasu projektowania. Układy takie charakteryzuje najczęściej modularna struktura, zapewniająca możliwość ich zwielokrotniania za pomocą bardzo prostych środków technicznych.

W niniejszej pracy podano algorytmy działania oraz przykłady realizacji szybkiego licznika rewersyjnego. Układ składa się z grup pozycji o identycznej strukturze, które można w prosty sposób łączyć ze sobą, uzyskując w ten sposób licznik o pożądanej długości. Jego struktura jest równoległo-równoległa, tzn. liczenie odbywa się w tym samym czasie zarówno w grupach, jak i na wszystkich pozycjach każdej grupy. Możliwość takiej realizacji układu uzasadniona jest rekurencyjnym algorytmem jego działania. Algorytm ten podaje metode konstruowania liczników o dowolnej długości. W przedstawionych przykładach każda grupa pozycji stanowi licznik równoległy, a przeniesienia lub "pożyczki", powstające przy liczeniu, podawane sa równocześnie na wszystkie grupy. Taka struktura zapewnia maksymalną szybkość liczenia, wymaga jednak stosunkowo dużej ilości sprzetu.

# 2. PODSTAWOWY ALGORYTM DZIAŁANIA

Niech 
$$A_{\underline{m}}(p) = \sum_{\underline{i}=0}^{\underline{m}} A_{\underline{i}}p^{\underline{i}}$$
,

gdzie p - liczba naturalna, p > 1  $A_i \in \{X_1 : 0, 1, \dots, p-1\}$ 

$$A_{m}(p) \in \{X : 0, 1, ..., p^{m+1} - 1\}$$

Zdefiniujemy działania 🕂 i 🕞 w sposób następujący:

111

121

131

jeśli  $x \in \{0, 1, \dots, t-1\},$ to  $x \oplus 1 = /x+1/ \mod t$  $x \oplus 1 = /x-1/ \mod t$ 

Niech k = sup 
$$\{i: \bigcap_{\substack{0 \leq i \leq k}} A_i = p-1\}$$
  
l = sup  $\{i: \bigcap_{\substack{0 \leq i \leq l}} A_i = 0\}$ 

Wówczas liczbę A<sub>m</sub>(p) można przedstawić w postaci

$$A_{m}(p) = \sum_{i=0}^{k} (p-1)p^{i} + A_{k+1}p^{k+1} + \sum_{i=k+2}^{m} A_{i}p^{i} = /4/$$

$$= A_{l+1}p^{l+1} + \sum_{i=l+2}^{m} A_{i}p^{i}$$
 /4a/

Uwaga:

Wówczas

- 1/ k ε { 0,1,...,m} . Jeśli któryś ze zbiorów /3/ jest pusty, załóżny, że odpowiednie supremum wynosi -1.
- 2/ Jeśli któryś ze wskaźników sum występujących w wyrażeniach /4/ i /4a/ wykracza poza zakres {0,m}, odpowiednie składniki sumy nie są brane pod uwagę.
- $3/A_{k+1} < p-1$ , oraz  $A_{l+1} > 0$ .

Wykonajmy działanie  $A_{\underline{m}}(\underline{p}) \oplus 1$ . Na podstawie /2/, /3/ i /4/ mamy:

$$A_{m}(p) \oplus 1 = \left[\sum_{i=0}^{k} (p-1) p^{i} + A_{k+1} p^{k+1} + \sum_{i=k+2}^{m} A_{i} p^{i} + 1\right] \mod p^{m+1} =$$

$$= \left[ (p-1)\frac{p^{k+1}-1}{p-1} + 1 + A_{k+1}p^{k+1} + \sum_{i=k+2}^{m} A_{i}p^{i} \right] \mod p^{m+1} =$$

$$= (A_{k+1} + 1)p^{k+1} + \sum_{i=k+2}^{m} A_{i}p^{i} =$$

$$= \sum_{i=0}^{k+1} (A_{i} \oplus 1)p^{i} + \sum_{i=k+2}^{m} A_{i}p^{i} / 5/2$$

Wykonajmy działanie A<sub>m</sub>(p) 🕞 1. Na podstawie /2/, /3/ i /4a/ mamy:

$$A_{m}(p) \bigoplus 1 = \left[ A_{1+1}p^{1+1} + \sum_{i=1+2}^{m} A_{i}p^{i} - 1 \right] \mod p^{m+1} = \\ = \left[ A_{1+1}p^{1+1} - p^{1+1} + p^{1+1} - 1 + \sum_{i=1+2}^{m} A_{i}p^{i} \right] \mod p^{m+1} = \\ = \left[ (A_{1+1} - 9)p^{1+1} + (p-1) \sum_{i=0}^{1} p^{i} + \sum_{i=1+2}^{m} A_{i}p^{i} \right] \mod p^{m+1} = \\ = \sum_{i=0}^{1+1} (A_{i} \bigoplus 9)p^{i} + \sum_{i=1+2}^{m} A_{i}p^{i}$$
 /5a/

Jak widać, aby wykonać działania  $A_m(p) \oplus 1$  lub  $A_m(p \bigoplus 1)$  należy:

1/ Znaleźć odpowiednio liczby k lub 1

2/ Wykonać:  $\begin{array}{c} \bigwedge \\ 0 \leq i \leq k+1 \\ 1ub \\ 0 \leq i \leq l+1 \\ A_{i} := A_{i} \\ \ominus 1. \end{array}$ 

Liczby  $A_i$  są niezależne. Zatem operacje  $A_i \oplus 1$  lub  $A_i \oplus 1$ można wykonywać w tym samym ozasie na wszystkich liczbach  $A_i$ określonych zależnościami /5/ i /5a/.

Załóżny obecnie, że każda z liczb A, ma postać:

$$\mathbf{A}_{\mathbf{i}} = \mathbf{A}_{\mathbf{i}}(\mathbf{q}) = \sum_{\mathbf{j}=0}^{\mathbf{n}} \mathbf{a}_{\mathbf{i}\mathbf{j}} \mathbf{q}^{\mathbf{j}} ,$$

161

gdzie q - liczba naturalna, q>1

$$a_{ij} \in \{Y_1 : 0, 1, \dots, q-1\}$$

Wówczas  $A_{i}(q) \in \{Y : 0, 1, ..., q^{n+1} - 1\}$ 

Liczby q i n należy przy tym dobrać tak, żeby

$$q^{n+1}-1 \ge p-1,$$

czyli q<sup>n+1</sup>≥p, tzn. tak, by zbiór wartości liczb A<sub>i</sub> /1/ był podzbiorem zbioru /6/.

Rozpatrując postać /6/ liczb  $A_i$  widzimy, że operacje  $A_i \oplus 1$  lub  $A_i \oplus 1$  można wykonać za pomocą algorytmu podanego w punktach /2/ - /5a/. Jest to więc algorytm rekurencyjny. Obowiązuje w nim pewne zastrzeżenie: operacje  $A_i \oplus 1$ oraz  $A_i \oplus 1$  należy wykonywać modulo p. Jeśli więc  $q^{n+1} > p$ , należy zabezpieczyć liczenie mod p. Jeśli  $q^{n+1} = p$ , liczenie zawsze wykonuje się prawidłowo.

## 3, LICZNIK BINARNY ROWNOLEGEY

Załóżny, że q = 2. Wówczas  $a_{ij} \in \{0,1\}$  i zachodzi:

 $a_{ij} \oplus 1 = a_{ij} \oplus 1 = \overline{a_{ij}}$ 

Załóżmy dalej, że p =  $2^n$ . Wówczas liczby A, są postaci:

$$A_{i} = \sum_{j=0}^{n} a_{ij} 2^{j}$$

Liczba  $A_m(p)$  ma więc postać:

$$A_{\underline{m}}(2^{\underline{n}}) = \sum_{\underline{i}=0}^{\underline{m}} \left( \sum_{\underline{j}=0}^{\underline{n}} a_{\underline{i}\underline{j}} 2^{\underline{j}} \right) (2^{\underline{n}})^{\underline{i}}$$

Jeśli  $\bigvee_{i} \bigwedge_{j} a_{ij} = 1$ , to  $\sum_{j=0}^{n} a_{ij} 2^{j} = 2^{n+1} - 1 = p-1$ .

Analogicznie, jeśli  $\bigvee_{j} \bigwedge_{j} a_{ij} = 0$ , to  $\sum_{j=0}^{n} a_{ij} 2^{j} = 0$ .

Zatem liczby k i l z wyrażenia /3/ dają się określić na podstawie liczb a<sub>ij</sub>.

Liczby  $k_i$  i  $l_i$ , odnoszące się do liczenia mod 2<sup>n</sup> w zakresie liczb  $A_i$ , określane są bezpośrednio na podstawie liczb  $a_{11}$  jako:

$$k_{i} = \sup \left\{ j : \bigwedge_{0 \leq j \leq k_{i}} a_{ij} = 1 \right\}$$
$$l_{i} = \sup \left\{ j : \bigwedge_{0 \leq j \leq l_{i}} \overline{a_{ij}} = 1 \right\}$$

Struktura układu realizującego przedstawione powyżej algorytmy nie jest skomplikowana. Układ musi zapewniać:

- pamiętanie wartości liczb aj i
- generowanie liczb k i k<sub>i</sub> oraz l i l<sub>i</sub> w zależności od operacji /dodawanie lub odejmowanie/;
- negowanie wartości liczb a<sub>ij</sub> na pozycjach określonych przez liczby k oraz k<sub>i</sub>, lub l oraz l<sub>i</sub> zgodnie z algorytmem podanym w p. 2.

Do pamiętania liczb a<sub>ij</sub> zastosujmy przerzutniki typu JK. Tabela stanów przerzutnika JK ma postać następującą:

J	K	Q <sub>(t+1</sub>	J - wejście zerujące K - wejście jedynkujące
0	0	<del>Q</del> т	Q <sub>r</sub> - dotychozasowy stan prze-
0		1	rzutnika
1	0	0	Q <sub>T+1</sub> - stan przerzutnika w chwi-
	1	द्रित	li następnej

Wykorzystamy kombinacje stanów wejść JK = (0,0) i (1,1), realizujących funkcje:

> a<sub>ij</sub> := a<sub>ij</sub> a<sub>ij</sub> := a<sub>ij</sub>

Każda z liczb A<sub>i</sub> pamiętana jest w /n+1/ - pozycyjnym rejestrze R<sub>i</sub> zbudowanym z przerzutników typu JK. Struktura układu realizującego podane w p. 1 algorytmy przedstawiona jest na rys. 1. Wyodrębniono na nim:

- elementy I1 služące do wykrywania A, = p 1 lub A, = 0
- elementy 12 służące do określenia liczb k<sub>i</sub> lub 1,
- elementy 13 służące do określenia liczb k lub l
- elementy I4 służące do generowania sygnałów sterujących przerzutnikami
- elementy JK służące do przechowywania bitów aj
- elementy D, za pomocą których w zależności od operacji  $/A_m \oplus 1$  lub  $A_m \oplus 1/$  definiuje się liczby k, k<sub>i</sub> oraz l, l<sub>i</sub>

Układ charakteryzuje się następującymi wła iwościami:



Rys. 1. Podstawowy schemat licznika binarnego

# - wszystkie rejestry R, mają taką samą strukturę

- czas ustalania się wyniku  $T_U$  nie zależy od liczby  $A_m$ , a tym samym od długości i liczby rejestrów  $R_i$ . Oznaczmy przez  $T_E$ , gdzie E e {I1, I2, I3, I4, JK, D} czas przejścia sygnału przez element E. Czas ustalania się wyniku wynosi  $T_U = T_{I4} + T_{JK}$
- graniczna szybkość liczenia  $T_L$  /minimalny odstęp czasowy pomiędzy dwoma kolejnymi operacjami  $A_m \oplus 1$ / jest stała i wynosi  $T_L = T_D + T_{I1} + T_{I3}$ , gdy  $T_{I2} \leq T_{I1} + T_{I3}$ lub też  $T_L = T_D + T_{I2}$ , o ile  $T_{I2} > T_{I1} + T_{I3}$
- długość każdego z rejestrów R<sub>i</sub> ograniczona jest przez moc wyjściową elementów D /B<sub>o</sub> jednostek/ oraz dopuszczalną liczbę wejść elementów I1 /C<sub>o</sub> wejść/, przy czym musi zachodzić:

 $n \leq \min(B_0, C_0)$ ; optymalnym warunkiem jest  $B_0 = C_0$ 

- liczba rejestrów R<sub>i</sub> ograniczona jest przez moc wyjściową elementów I1 /B<sub>1</sub> jednostek/ oraz dopuszczalną liczbę wejść elementów I3 /C<sub>1</sub> wejść/, przy czym musi zachodzić:

 $m \leq \min(B_1, C_1)$ ; optymalnym warunkiem jest  $B_1 = C_1$ 

 obciążenie wyjść elementów JK jest niewielkie /1 jednostka/.

Strukturę przedstawioną na rys. 1 można znacznie uprościć pod warunkiem zastosowania wielowejściowych elementów JK. Typowy przerzutnik JK stosowany w nowoczesnych technikach cyfrowych przedstawiony jest na rys. 2.

Wejście jedynkujące:  $(K = 1) \equiv \left( \bigwedge_{i} K_{i} = 1 \right)$ Wejście zerujące:  $(J = 1) \equiv \left( \bigwedge_{i} J_{i} = 1 \right); i = 0, 1, \dots, n$  94 -

Rys. 2. Wielowejściowy przerzutnik JK

Warunkiem przełączania takiego przerzutnika jest  $J \wedge K = 1$  w ozasie, gdy na wejście "c" podany jest impuls strobujący. Najczęściej jest to impuls o wartości logicznej równej "1" i aktywnym tylnym zboczu.

Niech obwody wejściowe przerzutników JK pełnią rolę iloczynów I2 z rys. 1. Jeśli liczba argumentów wejść jedynkujących K\i zerujących J wynosi n+1, to można zrealizować n+1 - pozycyjny rejestr  $R_i$  /pod warunkiem, że moc wyjściowa elementów D jest nie mniejsza niż 2(n+1). Struktura równoległego licznika wykorzystującego opisane powyżej przerzutniki JK przedstawiona jest na rys. 3 i 3a.

Czas ustalania się wyniku oraz graniczna szybkość liczenia przedstawiają się w tym przypadku bardziej korzystnie, niż dla struktury z rys. 1. Mamy bowiem:

- czas ustalania się wyniku  $T_U = T_{TK} + T_{T3}$
- graniczna szybkość liczenia  $T_{I} = T_{IK} + T_{D} + T_{T1}$

Ze względu na to, że jedno z wejść elementów I3 /rys. 3a/ wykorzystane jest do podawania impulsów liczonych, do zrealizowania licznika o długości (n+1).(m+1) pozycji należy dysponować elementami I3 o dopuszczalnej liczbie wejść równej m+2, o ile wymagane jest wykrywanie przekroczenia zakresu licznika.

# 4. STRUKTURA LICZNIKA DZIESIETNEGO

Załóżny, że p = 10. Wówczas  $A_i \in \{0, 1, \dots, 9\}$ . Przedstawiając liczby  $A_i$  w prostym kodzie binarnym mamy:



Rys. 3. Struktura rejestru R. licznika wykorzystującego przersutniki JK



Rys. 3a. Struktura przeniesich mi-

rejestrami R, licznika

$$q = 2; 2^{n+1} \ge 10; n = 3$$

Rejestry  $R_i$  są więc 4-pozycyjne. W każdym z nich przechowywana jest jedna cyfra dziesiętna liczby  $A_m/10/.$ 

Struktura rejestrów R<sub>i</sub> musi zapewniać:

a/ możliwość wykonania operacji A<sub>i</sub> + 1 oraz A<sub>i</sub> - 1 b/ liczenie modulo 10.

Ze względu na wymaganie /a/ rejestry R<sub>1</sub> licznika dziesiętnego mają strukturę identyczną jak rejestry R<sub>1</sub> odpowiedniego licznika binarnego. Aby zapewnić wymaganie /b/, należy wprowadzić dodatkowe sprzężenia realizujące odpowiednie funkcje logiczne.

Przy dodawaniu wykrywa się stan  $A_i = 9$ . Wykrycie takiego stanu powoduje symulowanie  $A_i = 15$ . Tym samym realizuje się propagację przeniesienia powstającego przy dodaniu 1. Sam zaś impuls liczony wpisuje do rejestru R<sub>i</sub> liczbę 0.

Przy odejmowaniu stan  $A_i = 0$  wykrywany jest bez dodatkowego sprzętu. Wykrycie tego stanu powoduje dodatkowo blokadę możliwości przełączenia przez impuls liczony pozycji 1 i 2 rejestru  $R_i$ . Tym samym impuls liczony wpisuje do rejestru  $R_i$ liczbę 9.

Struktura licznika dziesiętnego przedstawiona jest na rys. 4 i 4a. Funkcje  $\alpha_i$  generowane przy dodawaniu symulują stan  $A_i = 15$ . Funkcje  $\beta_i$  generowane przy odejmowaniu służą do blokady przełączania pozycji 1 i 2 rejestrów  $R_i$ . Sprzężenia  $\alpha_i$  i  $\beta_i$  oznaczono na rys. 4 i 4a linią przerywaną.

Przy założeniu, że czasy  $T_{11}$  są jednakowe dla struktur na rys. 3a i 4a, a elementy linii przeniesień I1 oraz I3 zrealizowane są na układach typu NAND czasy ustalania się wyniku oraz graniczna szybkość liczenia są w liczniku dziesiętnym takie same jak w liczniku binarnym. W tych warunkach koszt dodatkowych sprzężeń realizujących operacje dziesiętne jest



97 -

-

niewielki, rzędu jednego inwertera i dwu argumentów sumoiloozynu na każdy rejestr R.

5. UWAGI KONCOWE

1. Załóżny, że many do dyspozycji wielowejściowe przerzutniki JK oraz inwertery realizujące funkcję NAND. Oznaczmy przez T<sub>M</sub> maksymalny czas przełączania inwertera. Dla większości współczesnych technik.cyfrowych słuszne są wówczas poniższe nierówności:

 $T_{I} \leq 2T_{M}$  $T_{JK} \leq 2T_{M}$  $T_{D} \leq T_{M}$ 

Czas ustalania się wyniku dla przedstawionych poniżej struktur wynosi wówczas

$$T_{\rm H} \leq 4T_{\rm H}$$

a graniczna szybkość liczenia

$$T_{L} \leq 5T_{M}$$

- Przedstawione powyżej struktury charakteryzują się stosunkowo dużym kosztem realizacji, co stanowi ich główną wadę. Natomiast do zalet należy zaliczyć:
  - dużą szybkość działania, niezależną od liczby A<sub>m</sub> i podstawy liczenia
  - identyczną strukturę każdej grupy pozycji
  - male obciążenie wyjść przerzutników JK
  - niewielki koszt dodatkowych sprzężeń realizujących opemoje dziesiętne.

- 3. Z przeprowadzonej analizy czasowej przedstawionych rozwiązań oraz z ograniczeń struktury, którym rozwiązania te podlegają, wynika, że układy te można optymalizować pod względem ilości sprzętu i stopnia wykorzystania elementów składowych jedynie wówczas, gdy elementy spełniają określone warunki dotyczące liczby wejźć oraz mocy wyjściowej. Warunki te należy uwzględnić przy projektowaniu konkretnych układów na podstawie podanych w niniejszej pracy rozwiązań.
- 4. Biorąc za podstawę algorytm podany w p. 2 można łatwo zaprojektować licznik wyższego stopnia, np. (n+1).(m+1).(p+1) - pozycyjny. Ograniczenia na strukturę takiego licznika są analogiczne do przedstawionych w p. 3, a szybkość działania jest mniejsza o T<sub>T</sub>.

Z + Re a al X -

## ПАРАЛЛЕЛЬНО-ПАРАЛЛЕЛЬНЫЕ ПЕРЕМЕННЫЕ СЧЕТЧИКИ

#### Pesnee

В работе указани алгоритии действия, структура и свойства бистродействующих паралледьно-параллельных переменных счётчиков. Эта системы выполняют операции узсличения или уменьшения на і неотрицательного числа, представленного в бинарном коде, или в другом кодированном бинарно.

Алгораты вычисления указанный в п. 2 работы относится к числам имеланы форму

$$A_{m}(p) = \sum_{k=0}^{m} A_{k} p^{k}$$
, FRE  $p = 0$ СКОВВ ВИЧИСЛЕНИЯ  
 $p > 1$   
 $A_{k} \in \{0, 1, ..., p = 1\}$ 

ENTREMENTED PORSBOARTER MOADING CYNPENYM MHOXOCTBR WHCEN  $(p^{m+1} - 1)$ , B OGREM, BCAN  $x \in \{0, 1, \dots, t-1\}$ , TO  $x \oplus i = (x + i)$  Hod t  $x \oplus i = (x - i)$  Hod t

Для множества указателей [1 : 0,1,...,=] определено:

$$k = \sup \left\{ 1 : \bigwedge_{\substack{0 \leq 1 \leq k}} A_1 = p - 1 \right\}$$
  
= 
$$\sup \left\{ 1 : \bigwedge_{\substack{0 \leq 1 \leq 1}} A_1 = 0 \right\}$$

Тогда

$$\sum_{i=0}^{n} A_i p^i \quad \oplus \quad 1 \quad = \quad \sum_{i=0}^{k+1} \quad (A_i \quad \oplus \quad 1) p^i \quad + \quad \sum_{i=k+2}^{n} A_i p^i$$

$$\sum_{i=0}^{n} A_{i} p^{i} \ominus i = \sum_{i=0}^{1+i} (A_{i} \ominus i) p^{i} + \sum_{i=1+2}^{n} A_{i} p$$

Действия 🕀 и 🕀 на числах 🔺 (Р) . можно выпольять при поноци аналогических деиствий на числах 🗛 . Спедовательно числа 🗛 кожно представить как

$$A_1 = A_1 (q) = \sum_{j=0}^{n} a_{ij} q^j$$

и для выподнения операций A<sub>i</sub> ⊕ i или A<sub>i</sub> ⊖ i применить алгорити идентичный к свыше указанному. Такой алгориты является рекурентный. По сколько числа A<sub>i</sub> взайшно независимы, операция ⊕ и ⊖ можно выполнить на кахдом из них одновремснно.

В п.п. 3 в 4 работы указаны структуры и свойства примерных системных релений реаикзующих данный аллгориты. Эти реления в принципе сводятся к соответствующему соединению обще известных параллельных переменных счётчиков. Определено быстродействае указанных систем, т.е. время выполнения операции  $A_m(p) \bigoplus_{O} 1$ , а такке граничнур скорость вычисления, эначит минимальное время, после которого такая ке следующая операция может быть выполнена. Показено, что эти времена в поданных примерах, независимы от числа  $A_m(p)$  и определяются исключительно структурой систем. Определено также требования поставленные влементам систем, для того чтобы вти системы могля быть развёрнуты до требуемых границ, а влементы оптимально испольвозваны.

#### PARALLEL REVERSAL COUNTERS

#### Summary

The paper presents algorithms, structure and properties of high speed parallel to parallel reversal counters. These systems realize operations of adding or subtracting 1 a non-negative number presented in a binary code or in another binary coded one.

The algorithm shown in p. 2 refers to the numbers of the following form

$$A_{m}(p) = \sum_{i=0}^{m} A_{i}p^{i}, \text{ where } p - \text{computation basis}$$
$$p > 1$$
$$A_{i} \in \{0, 1, \dots, p-1\}$$

The computation is accomplished modulo the upper boundary of the set of numbers  $A_m(p)$ , i.e. mod  $(p^{m+1} - 1)$ . Generally, if  $x \in \{0, 1, \dots, t-1\}$ , then

 $x \oplus 1 = (x+1) \mod t$  $x \oplus 1 = (x-1) \mod t$ 

For the set of indicators { i : 0, 1, ..., m}

$$k = \sup \{i : \bigwedge_{0 \le i \le k} A_i = p-1\}$$
  
$$l = \sup \{i : \bigwedge_{0 \le i \le l} A_i = 0\}$$

are determined.

Then

$$\sum_{i=0}^{\underline{n}} A_{i} p^{i} \bigoplus 1 = \sum_{i=0}^{\underline{k+1}} (A_{i} \bigoplus 1) p^{i} + \sum_{\underline{i=k+2}}^{\underline{n}} A_{i} p^{i}$$
$$\sum_{i=0}^{\underline{n}} A_{i} p^{i} \bigoplus 1 = \sum_{\underline{i=0}}^{\underline{l+1}} (A_{i} \bigoplus 1) p^{i} \sum_{\underline{i=l+2}}^{\underline{n}} A_{i} p^{i}$$

Operations  $\bigoplus$  and  $\bigoplus$  can be performed on number  $A_m(p)$  by means of analogous operations on numbers  $A_i$ . In turn, numbers  $A_i$  can be presented as

$$A_{i} = A_{i} \quad (q) = \sum_{j=0}^{n} a_{ij}q^{j}$$

and the algorithm being identical to the above presented can be used to perform operations  $A_i \oplus 1$  or  $A_i \oplus 1$ . Thus, this algorithm is a recurrence one. As numbers  $A_i$  are independent one of another, operations  $\oplus$  and  $\odot$  can be performed on each of them at the same time.

Structures and properties of exemplary solutions of systems that realize the given algorithm are shown in pp. 3 and 4. These solutions are in principle reduced to an adequate integration of commonly known parallel reversal counters. Operation speed of the presented systems is determined, i.e. the time of performing the operation  $A_m(p) \bigoplus_{i=1}^{\infty} 1$ , and the terminal speed of counting, thus the minimal time after which the next operation can be performed. It has been proved that these times do not depend on the number  $A_m(p)$ , presented in the above examples, and are determined by the system structure only. Demands to be fulfilled by the system elements are also determined, aiming at the development of these systems up to the desired limits and to the optimal use of the elements.



681.327.66.022.003

PRACE IMM Zeszyt 2 © 1969.06

> WPŁYW STRUKTURY BLOKU FERRYTOWEGO NA NIEKTÓRE WŁAŚCIWOŚCI TECHNICZNO-EKONOMICZNE PAMIĘCI 2,5 D

> > Romuald SYNAK Prace złożono 15.11.1968

Przedstawiono klasyfikację pamięci 2,5 D ze względu na strukturę bloku. Rozpatrzono wpływ struktury na liczbę i koszt elementów użytych w elektronice wybierania, na niektóre czynniki związane "z prędkością działania pamięci oraz na zakłócenia w przewodzie odczytu. Podano sposób doboru wymiarów bloku pozwalający na optymalizację tych parametrów.

## SPIS TREŚCI

1.	WSTEP				
2.	KLASYFIKACJA BLOKÓW PAMIĘCI 2,5 D				
3.	ILOŚĆ UKŁADÓW WYBIERANIA I ICH KOSZT A STRUKTURA BLOKU 112				
4.	WPŁYW STRUKTURY BLOKU NA NIEKTÓRE WIELKOŚCI ZWIĄZANE Z PRĘD-				
•	KOŚCIĄ DZIAŁANIA PAMIĘCI				
5.	ZAKŁÓCENIA W PRZEWODZIE ODCZYTU A SPOSÓB UZWAJANIA 133				
6.	PODSUMOWANIE				
7.	ZAKOŃCZENIE				
	and the second				
Lite	eratura				
Рез	юме				
Sum	Summary				

#### 1. WSTEP

Sposób uzwajania rdzeniowych pamięci ferrytowych w zasadniczy sposób zadecydował o ich podziale i wpłynął na ich właściwości techniczno-ekonomiczne. Mamy więc pamięci z wybieraniem liniowym, z wybieraniem koincydencyjnym i z wybieraniem w tzw systemie 2,5 D [1÷4] i w zależności od rodzaju pamięci otrzymany różne koszty bloku, elektroniki, różne prędkości działania itp.

Kierując się tymi wskaźnikami, przy zadanych takich wielkościach jak pojemność pamięci i czas cyklu, można w zasadzie wybrać rodzaj pamięci najlepiej nadający się do realizacji [5 ÷ 6], chociaż w pewnych przypadkach granica między alternatywnymi rozwiązaniami może być mniej wyraźna.

Oprócz wyboru rodzaju pamięci zachodzi jednak konieczność dokładniejszego określenia struktury bloku, tj sposobu prowadzenia przewodów wzbudzających i odczytu oraz ilości tych przewodów.

Problem ten najpełniej jest rozwiązany w pamięciach koincydencyjnych, gdzie wymiary płatu z rdzeniami określają liczbę słów, a liczba płatów długość słowa. Wymiary płatu są zwykle ujednolicone. Istnieją też projekty dość daleko idącej normalizacji konstrukcji płatu [7].

W pamięciach z wybieraniem liniowym taka normalizacja jest utrudniona ze względu na bezpośrednią zależność budowy "ramki od długości słowa, Jednak najbardziej złożona jest sytuacja w pamięciach 2,5 D, gdzie wymiary ramki zależą nie tylko od liczby słów i długości słowa, ale od przyjętego sposobu uzwajania. W odróżnieniu bowiem od innych rodzajów pamięci, istnieje tutaj kilka możliwości prowadzenia przewodów zarówno wzbudzających jak i odczytu. Zachodzi więc potrzeba sklasyfikowania różnych struktur tej pamięci, a następnie zbadania jaki to ma wpływ na parametry pamięci.
W niniejszej pracy rozważono wpływ struktury bloku pamięci 2,5 D na liczbę układów potrzebnych do wybierania rdzeni, na niektóre wielkości związane z prędkością działania pamięci oraz na wielkość sygnałów zakłócających w przewodzie odczytu.

Analiza taka może stanowić pierwszy etap projektowania pamięci, podczas którego dokonuje się wstępnego wyboru struktury bloku przy uwzględnieniu kosztów elektroniki i niektórych ważniejszych parametrów elektrycznych.

Dalszy etap, prowadzący już do szczegółowego zaprojektowania zarówno konstrukcji bloku, jak i elektroniki, wymaga dokładnego rozpatrzenia szeregu czynników konstrukcyjnych i technologicznych /rodzaj i parametry rdzeni, parametry układów elektronicznych, szczegóły konstrukcyjne prowadzenia przewodów bloku, etc./ co wykracza już poza temat artykułu.

Zajmieny się pamięcią 2,5 D trójuzwojeniową; pamięć dwuuzwojeniowa może być zanalizowana w podobny sposób.

# 2. KLASYFIKACJA BLOKÓW PAMIĘCI 2,5 D

Trójuzwojeniowa pamięć pracująca w systemie 2,5 D ma uzwojenie współrzędnej wzbudzania x /linie słów/, uzwojenie współrzędnej y /linie bitowe/ oraz uzwojenie odczytu. Konstrukcyjnie rzecz biorąc, uzwojenia te mogą tworzyć jedną płaszczyznę lub znajdować się z dwu stron ramki wsporczej, wreszcie mogą też obejmować większą liczbę ramek. Przez blok będziemy rozumieć niezależnie od rodzaju takiej konstrukcji zespół rdzeni wybieranych i wzbudzanych przez ten sam zespół elektronicznych układów adresowych.

Rozpatrzmy najpierw możliwe warianty prowadzenia uzwojeń wzbudzających. W pamięci 2,5 D, w fazie odczytu następuje przełączenie rdzeni dzięki koincydencji prądów połówkowych płynących w przewodach x i y. Prąd przesyłany jest w jednym przewodzie x i tylu przewodach y, ile jest bitów. W fazie zapisu prądy w uzwojeniach przesyłane są w kierunkach przeciwnych niż w fazie odczytu, jednak przepływ prądu w przewodzie y uzależniony jest od tego, czy ma być wpisane "O" czy też "1".

Najprostszą konfigurację uzwojeń wzbudzających, którą oznaczymy literą A pokazano schematycznie na rys. 1a. Określony przewód y krzyżuje się tu z danym przewodem x tylko w jednym rdzeniu. Oprócz takiego sposobu uzwojenia mamy jednak i dalsze, wynikające stąd, że dana para przewodów x i y może przecinać się nie w jednym rdzeniu, jak to było w konfiguracji A, lecz w dwóch, przy czym wybranie jednego z tych dwu rdzeni uzależnione będzie od kierunku jednego prądu połówkowego.

W jednym rdzeniu natężenia pola magnetycznego wywołane tymi prądami dodają się, przez co rdzeń przełącza się, w drugim odejmują i stan rdzenia pozostaje niezmieniony. Adres danego słowa określony jest zatem przez numer linii x i y oraz przez fazę prądu połówkowego.

Zasadę taką można zrealizować w następujących kilku wariantach:

- oba przewody przechodzą przez 2 płaszczyzny /rys. 1b/; konfigurację taką oznaczymy literą B,
- przewód x prowadzony jest jak w konfiguracji A, a przewód y przechodzi przez dwa sąsiednie rzędy rdzeni tego samego pola bitowego /konfiguracja C, rys. 1c/,
- przewód x przechodzi przez dwa sąsiednie rzędy rdzeni, a przewód y prowadzony jest tak jak w konfiguracji A; konfigurację taką oznaczymy literą D /rys. 1d/.

Przy oznaczaniu poszczególnych linii, przyjęto jako zasadę oznaczenie początku danej linii indeksami od 1 do m dla linii x i od 1 do n dla linii y, przy czym numeracja jest identyczna dla każdego bitu.













Jeśli chodzi o przewód odczytu, to w pamięciach 2,5 D stosowane jest uzwojenie biegnące równolegle do którejś ze współ rzędnych [1 ÷ 3, 8] /patrz rys. 2/.



Rys. 2. Uzwojenie odczytu pamięci 2,5 D

Długość przewodu odczytu ograniczona jest ze względu na zakłócenia i opóźnienie sygnału /patrz rozdz. 5/ i w związku z tym zachodzi często konieczność podzielenia każdego pola bitowego na mniejsze obszary obejmowane przez oddzielne przewody odczytu. Można więc je podzielić na pasy równoległe do przewodu x lub do przewodu y. albo w przypadku już bardzo dużych pojemności na jeszcze mniejsze prostokąty, dzieląc pole na pasy równoległe do obu przewodów. Otrzymujemy więc razem 6 kombinacji /rys. 3/, z których cztery pierwsze a - d są właściwie szczególnym przypadkiem dwóch ostatnich e i f. jednak warto je wyodrębnić ze względu na częstość ich stosowania. Ponieważ dowolne z wymienionych uzwojeń odczytu może być stosowane łącznie z dowolnym uzwojeniem wzbudzania, otrzymamy dość dużą liczbę możliwych wariantów, a ponieważ struktura bloku zależy jeszcze od długości słowa, tłumaczy to dlaczego tak trudno o standaryzacje bloków 2.5 D.



Rys. 3. Rodzaje uzwojeń odczytu

# 3. ILOŚĆ UKŁADÓW WYBIERANIA I ICH KOSZT A STRUKTURA BLOKU

Rozpatrzymy teraz w jaki sposób struktura bloku będzie wpływać na ilość potrzebnych układów adresowych i przeprowadzimy porównanie ilości i kosztów sprzętu dla poszczególnych rodzajów bloku.

W pamięciach 2,5 D do wybierania linii najczęściej stosuje się klucze transformatorowo-tranzystorowe w połączeniu z matrycą diodową – dwie diody na linię [2] /patrz rys. 4 i 5/. Taki sposób wybierania jest ekonomiczny, a zarazem umożliwia pracę z dużą prędkością i dlatego przyjmiemy go jako podstawę do dalszych rozważań. Spośród innych stosowanych układów wybierania należy jeszcze wymienić wybieranie w systemie 4 diody na linię i wybieranie transformatorowe, jednak ich analiza może być przeprowadzona w podobny sposób.

O kosztach elektroniki wybierania decydują głównie diody i klucze, pierwsze ze względu na dużą ilość, a drugie na konieczność stosowania transformatorów oraz tranzystorów, którym stawia się dość duże wymagania. Liczba tych układów, a więc i koszt zależy ściśle od struktury bloku. Koszt pozostałych układów elektronicznych, z wyjątkiem układów sterujących klucze adresowe, w zasadzie można przyjąć jako mało zależny od struktury bloku.

Dlatego obliczymy liczbę kluczy adresowych K, liczbę diod D i liczbę M układów dekodujących i sterujących klucze. Obliczenia przeprowadzimy przy założeniu, że pamięć ma S słów o długości B bitów. Obecnie realizowane pamięci mają liczbę słów, która jest na ogół potęgą 2. Rejestr adresowy zawiera bowiem 4 grupy pozycji służące do zdekodowania odpowiednio: kluczy napięciowych współrzędnej x, kluczy prądowych współrzędnej x, kluczy napięciowych współrzędnej y, kluczy prądowych współrzędnej y /rys. 4 i 5/ i aby całkowicie wykorzystać informację zawartą w tym rejestrze, liczba poszczególnych kluczy i liczba współrzędnych będą potęgami 2.





ł

K3

11

U



bit 1



Rys. 5. Schemat układu wybierania linii bitowych a/ układ wybierania kluczy, b/ układ wybierania linii y dla jednego bitu

- 114 -

Jeżeli więc przyjniemy, że liczba linii x jest m. a linii y w jednym bicie jest n. to możemy napisać:

$$m = 2^{r}$$
 /1/  
 $n = 2^{8}$  /2/

Ponieważ wybieranie linii odbywa się za pomocą kluczy znajdujących się z obu stron linii, to można napisać

$$2^{r} = 2^{k_{1}} \cdot 2^{k_{2}}$$
 /3/  
 $2^{s} = 2^{k_{3}} \cdot 2^{k_{4}}$  /4/

gdzie 2<sup>k</sup>1 i 2<sup>k</sup>2 gdzie  $2^{1}$  i  $2^{2}$  określają liczbę par kluczy adresowych słu-żących do wybrania linii x, a  $2^{k_3}$  i  $2^{k_4}$  liczbę par kluczy adresowych potrzebnych do wybrania linii y danego bitu.

Rozpatrzymy teraz blok o konfiguracji uzwojenia wzbudzającego A.

Liczba słów S wyniesie

Podstawiając /1/ 1 /2/ do /5/ 1 oznaczając

otrzymamy

$$S = 2^{p}$$
 /7/

Liczba kluczy wyniesie

$$K = 2 \begin{bmatrix} k_1 & k_2 \\ 2 & +2 & +B \begin{pmatrix} k_3 & k_4 \\ 2 & +2 \end{pmatrix} \end{bmatrix}$$
 /8/

Układ wybierania będzie miał najmniejszą liczbę kluczy jek, będzie równe k, i k, równe k, dla parzystych żeli

r i s, lub współczynniki te będą różnić się o 1 dla nieparzystych r i s. Uwzględniając, że s = p - r otrzymamy zatem następujące wyrażenia na K dla poszczególnych przypadków: 1,' r - parzyste, s - parzyste

$$K = 2 \begin{pmatrix} \frac{r+2}{2} & \frac{p-r+2}{2} \\ 2 & +B \cdot 2 \end{pmatrix}$$

2/ r - parzyste, s - nieparzyste

$$\mathbb{K} = 2 \begin{bmatrix} \frac{r+2}{2} & \frac{p-r+1}{2} & \frac{p-r-1}{2} \\ 2 & + B \begin{pmatrix} \frac{p-r+1}{2} & \frac{p-r-1}{2} \\ 2 & + 2 \end{pmatrix} \end{bmatrix} /10/$$

191

3/ r - nieparzyste, s - parzyste

$$K = 2 \begin{pmatrix} \frac{r+1}{2} & \frac{r-1}{2} & \frac{p-r+2}{2} \\ 2 & +2 & +B \cdot 2 \end{pmatrix} /11/$$

4/ r - nieparzyste, s - nieparzyste

$$K = 2 \begin{bmatrix} \frac{r+1}{2} & \frac{r-1}{2} \\ 2 & +2 \end{bmatrix} + B \begin{pmatrix} \frac{p-r+1}{2} & \frac{p-r-1}{2} \\ 2 & +2 \end{pmatrix} / 12/$$

Traktując r jako zmienną niezależną, B i p - jako parametr, można przedstawić K jako funkcję r. Będzie to funkcja dyskretna określona ze wzorów /9/ i /12/, jeżeli p jest parzyste i ze wzorów /10/ i /11/ - jeżeli p jest nieparzyste.

W celu obliczenia, kiedy funkcja ta osiąga minimum przyjmijmy, że funkcja K = f(r) jest funkcją ciągłą. Wówczas z warunku  $\frac{dK(r)}{dr} = 0$  można obliczyć, że minimum zachodzi dla

$$r = r_{oK} = \frac{\lg B}{\lg 2} + \frac{P}{2}$$
 /13/

Gdy wartość r obliczona z powyższego wzoru jest niecałkowita, należy przyjąć tę z dwu najbliższych liczb całkowitych, przy której otrzymuje się mniejszą liczbę kluczy. Znając optymalną wartość r, ze wzoru /1/ możemy obliczyć liczbę linii słów, a ze wzoru /5/ liczbę linii bitowych. W przypadku, gdy otrzymana ze wzoru /13/ wartość  $r_{OK}$  była liczbą całkowitą, liczba linii słów wyniesie  $B \cdot \sqrt{5}$ , a linii bitowych  $\frac{VS}{B}$ . Gdy odległości między liniami słów i liniami bitowymi są takie same, pole bitu tworzy wtedy prostokąt o stosunku boków 1 :  $B^2$ , a cały blok prostokąt o stosunku boków 1:B. W przypadku, gdy  $r_{OK}$  obliczone ze wzoru /13/ nie jest liczbą całkowitą proporoje te ulegną zmianie w zależności od różnicy między obliczoną wartością  $r_{OK}$  a przyjętą liczbą całkowitą.

Obliczmy teraz liczbę diod D. Ponieważ na każdą linię przypadają dwie diody, zatem

$$D = 2\left(2^{r} + B \cdot 2^{p-r}\right)$$

Z warunku, aby pochodna funkcji D = f(r) była równa O otrzymujemy następujący warunek na r, przy którym wymagana liczba diod jest najmniejsza

$$r = r_{oD} = \frac{lg \sqrt{B}}{lg 2} + \frac{p}{2}$$
 /15/

1141

Gdy wartość r obliczona z tego wzoru jest niecałkowita, należy przyjąć tę z dwu najbliższych liczb całkowitych, przy której otrzymuje się mniejszą liczbę diod.

W przypadku, gdy ze wzoru /15/ otrzymuje się całkowitą wartość r<sub>oD</sub> liczba linii słów wyniesie SB a linii bitowych <u>B</u>. Pole bitu tworzy więc prostokąt o stosunku boków 1:B, a cały blok kwadrat. Takiego wyniku należało zresztą oczekiwać. Liczba diod jest wprost proporcjonalna do sumy linii x i y, a ponieważ ich iloczyn jest stały i równy pojemności pamięci, więc ich suma będzie najmniejsza wówczas, gdy liczba linii x równa jest liczbie linii y.

W przypadku, gdy obliczona ze wzoru /15/ wartość  $r_{oD}$ nie jest liczbą całkowitą liczba linii x jest inna niż linii y i blok tworzy prostokąt.

Rozpatrzmy jeszcze jakie ilości układów sterujących klucze adresowe potrzebne są do realizacji danego układu wybierania. Otóż biorąc za podstawę rys. 4 widzimy, że do wysterowania klucza współrzędnej x potrzeba, aby pojawił się cdpowiedni poziom napięcia na wyjściu układu dekodującego informację zawartą w rejestrze adresowym oraz aby pojawił się impuls z układu sterującego, który wyznacza czas wysterowania klucza. Ponieważ od liczby kluczy adresowych zależy w zasadzie tylko liczba układów dekodujących, obliczamy jedynie te ostatnie. Jeśli chodzi o współrzędną y, to przyjmujemy, że dany układ dekodujący może wysterować W kluczy.

Zakładając, że układy dekodujące klucze współrzędnej x i układy dekodujące klucze współrzędnej y są podobne do siebie, a w szczególności ich koszt jest zbliżony, obliczmy łączną liczbę M tych układów. Otrzymamy następujące zależności:

1/ r - parzyste, s - parzyste

$$\mathbf{M} = 2 \qquad + \frac{2B}{W} \cdot 2$$

2/ r - parzyste, s - nieparzyste

$$M = 2 + \frac{2B}{W} \left( \begin{array}{c} \frac{p-r+1}{2} & \frac{p-r-1}{2} \\ 2 & +2 \end{array} \right)$$

3/ r - nieparzyste, s - parzyste

$$M = 2 + 2 + 2 + \frac{p-r+2}{W} \cdot 2$$
 /18/

4/ r - nieparzyste, s - nieparzyste

$$M = 2 + 2 + 2 + \frac{2B}{W} \left( \begin{array}{c} \frac{p-r+1}{2} & \frac{p-r-1}{2} \\ 2 + 2 \end{array} \right)$$
 /19/

- 119 -

Minimalną liczbę układów M otrzymamy dla:

$$r = r_{oM} = \frac{\lg \frac{2B}{W}}{\lg 2} + \frac{p}{2}$$
 /20/

Gdyby r obliczone z tego wzoru nie było liczbą całko jako wielkość nas interesującą przyjmujemy tę z dwu najb szych liczb całkowitych, przy której otrzymuje się mniejszą liczbę układów M.

W przypadku, gdy ze wzoru /20/ otrzymuje się całkowitą wartość  $r_{oM}$  liczba linii słów wyniesie  $\frac{2B}{W}$ . S, a linii bitowych  $\frac{2B}{2B}$ . Pole bitu tworzy prostokąt o stosunku boków 1: $\frac{4B}{W^2}$  a cały blok prostokąt o stosunku boków 1: $\frac{4B}{W^2}$ . Proporcje te ulegną zmianie, gdy r obliczone ze wzóru /20/ nie jest liczbą całkowitą.

Zależności /9/ ÷ /20/ zostały wyprowadzone dla konfiguracji A; dla pozostałych rodzajów uzwojeń /B, C, D/ analogiczne wyrażenie otrzymamy podstawiając do wzorów /9/ ÷ /20/ p-1 zamiast p, gdyż w tych przypadkach

$$s + r = p - 1$$
 /21/

Zatem dla konfiguracji B, C, D optymalne wielkości r ze względu na liczbę wymaganych kluczy, diod i układów dekodujących będą odpowiednio

$$r_{oK} = \frac{\lg B}{\lg 2} + \frac{p-1}{2}$$
 /22/

$$\mathbf{r}_{oD} = \frac{\lg \sqrt{B}}{\lg 2} + \frac{p-1}{2}$$
 /23/  
$$\mathbf{r}_{oM} = \frac{\lg \frac{2B}{W}}{\lg 2} + \frac{p-1}{2}$$
 /24/

Do zilustrowania podanych w tym rozdziale wzorów przedstawimy teraz wykresy wielkości K, D i M w funkcji r dla różnych pojemności pamięci i różnych konfiguracji uzwojenia wzbudzającego.

Na rys. 6 pokazano zależność K = f(r), D = f(r) i M = f(r)dla konfiguracji A, B, C i D w przypadku, gdy pojemność pamięci wynosi 16 384 słów 18 bitowych, a na rys. 7 podobne zależności dla konfiguracji B, C i D dla pojemności 8 196 słów, 16 384 słów i 32 768 słów 18 bitowych. Wreszcie na rys. 8 mamy wykresy tych funkcji dla konfiguracji B, C i D dla liczby słów 16 384 i liczby bitów 9, 18 i 36. We wszystkich przypadkach przyjęto W = 9.

Jak wynika z tych wykresów liczba wymaganych elementów, a w szczególności diod i kluczy, zależy bardzo od wymiarów bloku. Wartości r, przy których many minimalną liczbę diod i kluczy różnią się o kilka, co zresztą wynika ze wzorów /13/ i /15/, jednak warto zauważyć, że zmiana liczby kluczy w przedziale  $r_{\rm oD}$  i  $r_{\rm oK}$  jest stosunkowo nieduża.

Jeśli chodzi o porównanie konfiguracji A i B, C, D, to jak wynika z rys. 6 przyjęcie konfiguracji B, C, D daje przy r = 9 oszczędność 1/3 liczby diod i 1/4 liczby kluczy w stosunku do konfiguracji A. Różnice w ilości tych elementów zależą bardzo od przyjętego r i jak widać z wykresu, przez niewłaś-







Rys. 7. K = f(r), D = f(r), M = f(r) i K<sub>c</sub> = f(r) dla konfiguracji B i różnych pojemności





ciwe dobranie tego współczynnika korzyści z zastosowania konfiguracji B, C, D mogą być niewielkie.

Podane wyżej zależności na liczbę kluczy, diod i układów dekodujących umożliwiają obliczenie kosztów elektroniki wybierania, jeżeli znane są koszty jednostkowe tych elementów. Jeżeli koszty takie oznaczymy odpowiednio przez k<sub>K</sub>, k<sub>D</sub>, k<sub>M</sub>, to koszt całkowity K<sub>c</sub> wyniesie

$$K_{c} = k_{K}K + k_{D}D + k_{M}M$$

/25/

Do wzoru tego można podstawić odpowiednie wyrażenie na K, D i M i obliczyć następnie wartość r, przy której koszt jest minimalny. Jednak postępowanie takie prowadzi do równania 4-go stopnia, którego rozwiązanie może być kłopotliwe. Dlatego prostsze jest podstawienie do wzoru /25/ wartości K, D i M obliczonych uprzednio. Wystarczy przy tym obliczyć K, D i M tylko dla kilku r, gdyż jak wynika ze wzorów /13/, /15/ i /20/, a także z wykresów na rys. 6 ÷ 8 wartości r, przy których występuje minimum danej wielkości, różnią się tylko o kilka dla typowych wartości B.

Przykładowo obliczono koszt elektroniki wybierania dla kosztów jednostkowych obliczonych dla elementów oferowanych przez jedną z firm zagranicznych /obecnie w Polsce nie zakończono jeszcze prac nad uruchomieniem produkcji elementów półprzewodnikowych do szybkich pamięci ferrytowych/. Zestawienie przyjętych elementów oraz ich liczbę podano w tabeli 1.

Przebieg funkcji K<sub>c</sub> = f(r) dla tak przyjętych współczynników k<sub>K</sub>, k<sub>D</sub>, k<sub>M</sub> pokazano na rys. 6 ÷ 8. Porównując wartość  $\mathbf{r}_{oK_c}$ , przy której K<sub>c</sub> osiąga minimum z wartościami  $\mathbf{r}_{oK}$ ,  $\mathbf{r}_{oD}$  i  $\mathbf{r}_{oM}$  widać, że współczynnik ten najmniej różni się od  $\mathbf{r}_{oD}$  i  $\mathbf{r}_{oM}$ . Dla pewnych pojemności jest on większy o 1 od  $\mathbf{r}_{oD}$ , dla innych jest równy  $\mathbf{r}_{oD}$ , przy czym, gdy w tym drugim przypadku przyjąć  $\mathbf{r}_{oK_c} = \mathbf{r}_{oD}$  otrzymuje się nieznaczny wzrost kosztów.

1.100	Canadral .			and a second	9.12.	
ranzy- tor =1W = DOMHz JCEO= 30 V	Tranzy- stor P = =0,36 W f = = 300 MHz BU <sub>CE0</sub> = = 15 V	Dioda I <sub>p</sub> = =0,5A t <sub>rr</sub> = = 4 ns	Dioda I <sub>p</sub> = =50 mA t <sub>rr</sub> = 4 ns	Trans- forma- tor impul- sowy	Ele- menty R C	(8) (8)
à 1,7	And and			1 a \$0,8	1 a \$0,1	k <sub>K</sub> = = 2,6

6 a

\$0,2

# 4. WPEYW STRUKTURY BLOKU NA NIEKTÓRE WIELKOŚCI ZWIĄZANE Z PREDKOŚCIĄ DZIAŁANIA PAMIĘCI

\$0.3

2 a \$0,5

Głównym czynnikiem wpływającym na czas cyklu pamięci są niewątpliwie parametry przełącznikowe rdzeni. Jednak obok tego istotny wpływ wywiera również struktura bloku. Przewód z rdzeniami jest linią długą i jej parametry mogą znacznie wpłynąć na kształt impulsu prądowego wzbudzającego rdzenie. W naszym przypadku, po włączeniu kluczy, linia zasilana jest ze źródła napięciowego przez opornik R i pracuje w stanie zwarcia na końcu. Dlatego jej impedancja wejściowa ma charakter indukcyjny. Można więc przyjąć, że prąd w linii będzie narastał wykładniczo wraz ze stałą czasu określoną przez indukcyjność całkowitą linii L i oporność R. Czas narastania impulsu prądowego, jak wynika z charakterystyk rdzeni,

Ti st P

f 20 Bl

-

18.

Układ

Klucz

adresowy K

Dioda

Układ

deko-

dują-

су М

#### Tabela 1

kD = = 0,3

km = 2,8

6 a

\$0.1

w sposób liniowy wpływa na czas przełączania rdzenia t<sub>s</sub> i czas szczytu t<sub>p</sub> sygnału odpowiedzi [10, 11]. Dlatego, aby zwiększyć prędkość działania pamięci należy dążyć do małej stałej czasu L/R, co można osiągnąć przez zwiększenie R lub zmniejszenie L.

Pierwszy sposób prowadzi do zastosowania zasilaczy o dużym napięciu, co znacznie zwiększa moc urządzenia oraz stwarza mniej korzystne warunki pracy diod i tranzystorów w kluczach wybierających. Zmniejszenie indukcyjności można natomiast osiągnąć przez ograniczenie pojemności pamięci, stosowanie uzwojenia tworzącego parę przewodów z prądem przepływającym w przeciwnych kierunkach /konfiguracje C, D/ lub umieszczenie linii z rdzeniami w małej odległości nad metalową płytą uziemioną. Szczególnie ten ostatni sposób jest powszechnie stosowany, gdyż obok zmniejszenia indukcyjności uzyskuje się również lepsze chłodzenie rdzeni.

W pamięci 2,5 D wybranie rdzeni następuje w wyniku koincydencji dwóch impulsów prądowych, a więc trzeba wziąć pod uwagę czasy narastania obu tych impulsów. Ponieważ czas narastania zależy od indukcyjności linii, a więc i od jej długości, która z kolei wiąże się z liczbą przewodów, zachodzi potrzeba dobrania wzajemnego stosunku liczby przewodów x i y tak, aby uzyskać minimelne opóźnienie sygnału odczytu. Iloczyn liczby przewodów x i y jest stały przy zadanej pojemności pamięci. Dlatego również stały jest iloczyn długości tych przewodów, a co za tym idzie ich indukcyjności i czasów narastania. Z tego względu suma czasów narastania obu impulsów. prądowych będzie najmniejsza wówczas, gdy czasy te będą sobie równe.

Napięcia zasilające linie x i y są zwykle takie same, co pozwala na zmniejszenie liczby zasilaczy. Wówczas warunek, aby czasy narastania były sobie równe sprowadza się do warunku, by indukcyjności przewodów x i y były jednakowe.

W celu ocenienia stopnia w jakim będą różniły sie czasy narastania obu impulsów prądowych wprowadzimy współczynnik równy z definicji stosunkowi indukcyjności przewodu "x kwa do przewodu y. Oprócz tego pożyteczne jest z punktu widzenia oceny konstrukcji bloku wprowadzenie współczynnika wydłużenia bloku /aspect ratio/ - kwg zdefiniowanego jako stosunek wymiaru y bloku do wymiaru x. Na ogół korzystne jest, ze względu na konstrukcję bloku i szycie przewodów, gdy współczynnik ten jest zbliżony do 1. Dla bloku z uzwojeniem o konfiguracji A i B współczynniki k<sub>we</sub> i k<sub>we</sub> będą sobie równe i związane z parametrem w następujący sposób:

$$k_{we} = k_{wg} = B 2^{p-2r}$$
 dla konfiguracji A /26/  
 $k_{we} = k_{wg} = B 2^{p-2r-1}$  dla konfiguracji B /27/

Przyjęto również, że odstęp między przewciami x jest 1 Y jednakowy, co ma miejsce w praktycznych realizacjach.

W pozostałych konfiguracjach prowadzenie każdego z przewodów jest różne, w konfiguracji C przewód y tworzy pare przewodów z przeciwnie płynącymi prądami, przewód x jest pojedynczy, a w konfiguracji D jest odwrotnie. Wyprowadzimy wzór na kwa dla tych konfiguracji.

Przyjmiemy, że rdzenie umieszczone są na płycie uziemionej, co jest obecnie najczęściej spotykaną konstrukcją bloku ferrytowego [2, 3] . Na indukcyjność danej współrzędnej będą składały się indukcyjności przewodów i indukcyjności rdzeni, wynikające z określonego nachylenia krzywej B = f(H) przy pobudzaniu rdzenia prądem połówkowym.

Indukcyjność przewodów możemy obliczyć ze znanych wzorów, podanych np. w [9]. Dla przewodu pojedynczego, umieszczonego nad płytą uziemioną indukcyjność L na jednostkę długości wynosi  $L = \frac{\mu_0}{2\pi} \ln \frac{4h}{d} [H/m]$ 

/28/

gdzie h - odległość między środkiem przewodu i płytą

- d średnica przewodu
- µ przenikalność magnetyczna próżni.

Dla pary przewodów

$$\mathbf{L}' = \mathbf{L}_{\mathrm{n}} - \Delta \mathbf{L}, \qquad /29/$$

gdzie

L<sub>p</sub> - indukcyjność na jednostkę długości pary przewodów bez wpływu płyty

AL - poprawka uwzględniająca wpływ płyty, przy czym

$$\Delta L = \frac{\mu_0}{2\pi} \ln \left( 1 + \frac{a^2}{4h^2} \right)$$
 /30/

a - odległość między przewodami.

Powyższe wzory są słuszne przy założeniu, że h jest większe od długości fali elektromagnetycznej  $\lambda$  w płycie oraz od średnicy przewodu d.  $\lambda$  określa się ze wzoru:

$$\lambda = \frac{\sqrt{\frac{4\pi}{\mu_0}}}{f_{\rm T}}$$
 /31/

1321

gdzie f - górna częstotliwość pasma

r - przewodność właściwa płyty

i jak można sprawdzić założenia te są spełnione przy czasach narastania impulsu prądowego takich, jakie spotyka się w bardzo szybkich pamięciach 2,5 D /rzędu 50 ns/.

Ponieważ indukcyjność samej pary przewodów wynosi

$$L_p = \frac{\mu_0}{\pi} \ln \frac{2a}{d}$$

więc z /29/ i /30/ indukoyjność pary przewodów nad płytą wyniesie

$$L' = \frac{\mu_0}{\pi} \ln \frac{4 \text{ ah}}{d \sqrt{a^2 + 4h^2}}$$
 . /33/

Przyjmijmy, że indukcyjność jaką wprowadza jeden rdzeń wynosi L\_.

Dla konfiguracji C otrzymamy

$$\mathbf{k}_{we} = \frac{\mathbf{B} \cdot 2 \cdot 2^{\mathbf{S}} (\mathbf{aL} + \mathbf{L}_{r})}{2^{r} (\mathbf{aL}' + 2\mathbf{L}_{r})}$$

$$= B \cdot 2^{p-2r-1} \frac{L_r + \frac{\mu_0}{2\pi} a \ln \frac{4h}{a}}{L_r + \frac{\mu_0 a}{2\pi} \ln \frac{4ha}{a \sqrt{a^2 + 4h^2}}} = \frac{/34/}{a \sqrt{a^2 + 4h^2}}$$

$$= B \cdot 2^{p-2r-1} \frac{L_r + \frac{\mu_o}{2\pi} a \ln \frac{4h}{d}}{L_r + \frac{\mu_o}{2\pi} a \ln \frac{4h}{d} - \frac{\mu_o}{4\pi} a \ln \left[1 + 4\left(\frac{h}{a}\right)^2\right]}$$

Oszacujny wielkość składnika s<sub>2</sub> =  $\frac{\mu_0 a}{4\pi} \ln \left[1 + 4\left(\frac{h}{a}\right)^2\right]$ i porównajny ją ze składnikiem

$$s_1 = \frac{\mu_0 a}{2\pi} \ln \frac{4h}{d} .$$

Przy odległości przewodów równej średnicy zewnętrznej rdzenia i odległości h równej promieniowi rdzenia, many  $\frac{h}{a} = 1/2$ , przy większych odległościach a stosunek ten będzie jeszcze mniejszy. Ponieważ średnica przewodu jest rzędu 0,05 mm i jest mniejsza niż h /rzędu 0,25 mm/, składnik s<sub>2</sub> będzie

$$\frac{L_r + s_1}{L_r + s_1 - s_2} \cong 1.$$

Zatem z błędem najwyżej kilku procent można napisać, że

$$k_{we} \equiv B \cdot 2^{p-2r-1}$$
 /35/

Taki sam wzór otrzynamy również dla konfiguracji D.

Obliczamy jeszcze współczynnik k dla konfiguracji C i D. Dla C

$$k_{wg} = \frac{B \cdot 2 \cdot 2^{B} \cdot a}{2^{r} \cdot a} = B \cdot 2^{p-2r} = 2 k_{we} /36/$$

Dla D

$$k_{wg} = \frac{B \cdot 2^{s} \cdot a}{2 \cdot 2^{r} \cdot a} = B \cdot 2^{p-2r-2} = \frac{k_{we}}{2}$$
 /37/

Na rys. 9 pokazano przebieg funkcji  $k_{we} = f(r)$  i  $k_{wg} = f(r)$  dla pojemności 16 384 słów 18 bitowych.

Wzory /26/, /27/ i /35/ pozwalają na obliczenie wartości r, przy której indukcyjności przewodów są równe, tzn gdy  $k_{we} = 1.$  Otrzynamy z nich

 $\mathbf{r}_{ok_{we}} = \frac{\lg \sqrt{B}}{\lg 2} + \frac{p}{2} \quad \text{dla konfiguracji A} \qquad /38/$  $\mathbf{r}_{ok_{we}} = \frac{\lg \sqrt{B}}{\lg 2} + \frac{p-1}{2} \quad \text{dla konfiguracji B, C i D} \qquad /39/$ 



Rys. 9. Współczynniki k i k dla różnych struktur bloku /S = 16.384 słów 18 bitowych/

Przy takich wartościach r blok będzie tworzył kwadrat w przypadku konfiguracji A i B, a w przypadku konfiguracji C i D prostokąt o stosunku boków 1 : 2.

Jak wynikało z poprzednich rozważań poszczególne konfiguracje uzwojeń wzbudzających są sobie równoważne, jeśli chodzi o wpływ na indukcyjność przewodów. W zależności od konfiguracji otrzymywaliśmy tylko inne warunki na optymalną wartość r. Jednak należy tutaj dodać, że dekodowanie przez zmianę kierunku prądu /konfiguracje B. C i D/ wiaże sie na ogół ze zwiększeniem czasu cyklu pamięci. Powodem tego jest konieczność odczekania aż skończy się przerzut w transformatorse klucza pracującego w fazie zapisu i odczytu dwóch kolejnych cykli oraz strata cząsu potrzebnego do ustalenia się napięcia po stronie kluczy napięciowych. Nie wdając się w bardziej szczegółowe omówienie tego drugiego czymika, gdyż jest to podene w 2, powieny tylko, że na skutek istnienia indukcyjności przewodów łaczących klucze napieciowe z zasilaczem i blokiem, i pojemności względem ziemi linii wzbudzajacych, po włączeniu klucza powstają tam oscylacje. W celu ich stlumienia w szybkich pamieciach umieszcza się szeregowo z kluczen opornik.

Wakutek zmian napięcia na tych opornikach podczas przepływu prądu wzbudzającego, w niewybranych liniach dołączonych do klucza włączonego płyną prądy przesunięcia. W blokach, gdzie wybranie rdzenia zależy od kierunku prądu wzbudzającego, prądy te mogą mieć w niektórych rdzeniach kierunek zgodny z prądem drugiej wzbudzanej linii, prostopadłej do omawianych linii, co może spowodować przekłamania.

W uzwojeniu o konfiguracji A zjawiska te nie występują i dlatego taki sposób uzwajania stosowany jest wtedy, gdy chodzi o uzyskanie możliwie dużej prędkości działania pamięci.

# 5. ZAKLÓCENIA W PRZEWODZIE ODCZYTU A SPOSÓB UZWAJANIA

Podobnie jak w innych rodzajach pamięci zakłócenia występujące w przewodzie odczytu pamięci 2,5 D są bardzo ważnym czynnikiem ograniczającym prędkość działania i pojemność pamięci. Zakłócenia te pojawiają się na końcach uzwojenia odczytu jako sygnał różnicowy /differential mode noise/ pochodzący głównie od rdzeni pobudzanych prądem połówkowym oraz jako sygnał równofazowy /common mode noise/ wywołany dzięki sprzężeniom pojemnościowym istniejącym między przewodem odczytu i przewodami wzbudzającymi w samym bloku i na zewnątrz bloku,

- 133 -

Sposób prowadzenia przewodu odczytu zastosowany w pamięciach 2,5 D pozwala na prawie całkowitą eliminację sprzężeń indukcyjnych w bloku. Sprzężenia pojemnościowe istniejące między przewodem odczytu a równoległym przewodem adresowym mogą być jednak dosyć duże wskutek bliskiej odległości tych przewodów. Wprawdzie sam sygnał równofazowy nie stanowi większego problemu, gdyż może być zmniejszony przez włączenie transformatora między uzwojenie odczytu i wzmacniacz, jednak wskutek różnicy dróg i obciążenia dla sygnałów w obu przewodach może powstać sygnał różnicowy.

Największy problem przedstawia zakłócenie pochodzące od rdzeni pobudzanych prądem połówkowym /delta noise/. Zakłócenie to jak wiadomo powstaje w wyniku różnicy między przyrostowymi przenikalnościami magnetycznymi dwóch rdzeni, z których jeden ma stan "O", a drugi "1". Jeżeli przez U<sub>G</sub> oznaczymy największe napięcie, jakie może wystąpić w wyniku pobudzenia pary rdzeni prądem połówkowym, to dla R takich par objętych przez dane uzwojenie odczytu w najgorszym przypadku pojawi się zakłócenie równe R . U<sub>G</sub> . Jednym ze sposobów zmniejszenia tego napięcia jest zastosowanie kilku oddzielnych uzwojeń i wzmacniaczy odczytu, o czym była mowa już w p. 2. Drugi sposób stosowany często razem z poprzednim polega na opóźnieniu początku jednego impulsu prądowego względem drugiego, przez oo sygnał zakłócający pochodzący od rdzeni pobudzanych najpierw zdąży już zaniknąć i mamy do czynienia z zakłóceniem tylko od rdzeni, przez które przechodzi przewód później wzbudzany. Oczywiście taka metoda wiąże się ze zwiększeniem czasu dostępu. Jeżeli chcemy pracować z maksymalną prędkością, to trzeba uwzględnić zakłócenia pochodzące zarówno od rdzeni znajdujących się na przewodzie x jak i y. Jednak przez odpowiedni dobór wymiarów pola bitu i odpowiednie prowadzenie przewodów odczytu można znacznie zmniejszyć ilość par rdzeni, które wpływają na wartość sygnału zakłócającego. Zajmiemy się zatem wyznaczeniem takiej struktury bloku, która zapewnia minimalną wartość tego sygnału.

Najpierw rozpatrzymy blok o konfiguracji A i przeanalizujemy wszystkie warianty uzwojenia odczytu pokazane na rys. 3.

Zacznijny od uzwojenia odczytu typu e, f. Oznaczny przez  $2^{t1}$  i  $2^{t2}$  wymiary pola, przez które przechodzi uzwojenie odczytu /rys. 10/, przy czym  $2^{t1} \cdot 2^{t2} = 2^t$ . Wielkość  $2^t$  określająca liczbę rdzeni, przez które przechodzi uzwojenie odczytu ograniczona jest ze względu na wartość sygnału różnicowego i opóźnienia sygnału odczytu i dlatego na ogół jest nie większa niż 4 096.

Jeżeli całe pole bitowe zawiera 2<sup>p</sup> rdzeni, to zostaje ono podzielone na 2<sup>p-t</sup> mniejszych obszarów, przy czym jak można łatwo wykazać ilość kombinacji takiego podziału wyniesie p-t+1. Dwie z nich to właśnie uzwojenie typu a, b oraz c, d, w pozostałych kombinacjach występuje więcej niż jedna kolumna i jeden rząd z danym uzwojeniem odczytu /typ e, f/. Oznaczmy przez 2<sup>q</sup> liczbę rzędów, wówczas liczba kolumn wyniesie 2<sup>p-t-q</sup>. Wielkość q będzie parametrem, który może przyjmować wartości 0, 1....<sup>p-t</sup>, przy czym, gdy q = 0 mamy uzwojenie typu a, b, natomiast gdy q = p-t uzwojenie c, d. Ilość par R rdzeni pobudzanych prądem połówkowym wyniesie

$$R = 2^{t_1-1} + 2^{t_2-1} - 2,$$

/40/

gdyż prąd w przewodzie, x pobudza 2<sup>1</sup> rdzeni, prąd współrzędnej y pobudza 2<sup>2</sup> rdzeni i na każdej z tych współrzędnych znajduje się 1 rdzeń, który przełączył się całkowicie, i oo za tym idzie jeden rdzeń bez "pary".



1 bit

Rys. 10. Podział pola bitu na mniejsze obszary

Ponieważ 
$$t_1 = r - q$$
 i  $t_2 = s - (p-t-q)$  /41/  
 $R = 2^{r-q-1} + 2^{-r+t+q-1} - 2.$  /42/

Podobnie jak to czyniliśmy poprzednio, załóżny chwilowo ciągłość funkcji R(r) i obliczmy wartość r, przy której otrzymamy minimalne R.

Z warunku 
$$\frac{dR(r)}{dr} = 0$$
 many

$$\mathbf{r} = \mathbf{r}_{0R} = \frac{\mathbf{t} + 2\mathbf{q}}{2}$$
 (43/

co przyjmujemy dla t parzystych, a dla t nieparzystych przyjmiemy

$$r_{oR} = \frac{t+1+2q}{2} /44/$$

1451

lub

$$r_{oR} = \frac{t-1+2q}{2}$$

W zależności od tego, czy spełniona jest zależność /43/ czy też /44/ albo /45/, uzwojenie odczytu tworzy kwadrat lub prostokąt o stosumku boków 1 : 2.

Analogiczne wzory na R i  $r_{oR}$  otrzymany również dla pozostałych typów uzwojenia. Dla konfiguracji B wzory na R i  $r_{oR}$  są takie same, tylko zamiast p podstawiamy p-1, a co za tym idzie w tym przypadku  $q \leq p - 1 - t$ .

Dla konfiguracji C i D można stwierdzić, że

$$R = 2^{r-q} + 2^{-r+t+q-1} - 2. \qquad (46)$$

 $r_{oR} = \frac{t-1+2q}{2}$  dla t - nieparzystych /47/

$$r_{oR} = \frac{t-2+2q}{2}$$
 dla t - parzystych /48/

lub

$$r_{oR} = \frac{t+2q}{2}$$
 dla t - parzystych /49

przy czym q = 0,1 ... p-t.

Na rys. 11 pokazano przebiegi funkcji R = f(r) w zależności od rodzaju uzwojenia wzbudzającego i uzwojenia odczytu, a na rys. 12 przebieg tej funkcji przy różnych wartościach parametru t. Wykresy te potwierdzają jak ważny jest dobór odpowiednich wymiarów bloku i sposobu uzwajania do osiągnięcia małego zakłócenia. Przez przyjęcie niewłaściwej wartości r w odniesieniu do danego typu uzwojenia odczytu, zysk z podziału pola bitu na sekcje może być bardzo mały.



Rys. 11. R = f(r) dla różnych uzwojeń wzbudzających i różnych uzwojeń odczytu

Porównując wartość rop z wartościami r, przy których liczba wymaganych elementów osiągała minimum, można stwierdzić, że jest ona mniejsza niż rop, row lub rok. Szczególnie duża różnica w wartościach r występuje w przypadku uzwojenia typu a, b, natomiast najmniejsza jest przy uzwojeniu c, lub e, f. Dlatego w wypadku optymalizacji bloku ze względu d na koszty, korzystne jest zastosowanie uzwojenia c, d lub ewentualnie e, f. Oba rodzaje c i d podobnie jak e i f są sobie równoważne, jeśli chodzi o wielkość różnicowego sygnału zakłócającego. Inny może być tylko sygnał zakłócający równofazowy, jeżeli uzwojenie to nie tworzy kwadratu. Należy wówczas wybrać taki rodzaj uzwojenia, przy którym krótsze są odcinki przewodów wzbudzających, równoległe do uzwojenia odczytu. Uzwojenie a, b może mieć zastosowanie w przypadku, gdy w celu zmniejszenia wpływu sygnału różnicowego, przewody x wzbudzane są później niż przewody у.



Rys. 12. R = f(r) dla uzwojeń odczytu a, b, c i d dla bloku B o ilości słów 16.384

#### 6. PODSUMOWANIE

W poprzednich rozdziałach rozpatrzono wpływ struktury bloku na

- ilość elementów elektronicznych, a więc i na koszt elektroniki,

- niektóre parametry związane z prędkością działania pamięci,

- wielkość zakłóceń w przewodzie odczytu.

Biorąc pod uwagę powyższe ozynniki obliczono, jaka przy zadanej pojemności pamięci powinna być wielkość wykładnika potęgi r. Wielkość ta z kolei określa liczbę linii słów, a przy zadanej liczbie słów pamięci, również i liczbę linii bitowych.

Jak wynika z przeprowadzonej analizy, koszty el wybierania osiągają wartość minimalną dla r zawar przedziale  $\begin{bmatrix} r_{oD}, r_{oK} \end{bmatrix}$  a dla typowych pojemności minimum to zachodzi dla r równych  $r_{oD}$  lub  $r_{oD}$  + 1.

Optymalna wartość r ze względu na prędkość działania pamięci jest taka sama jak dla warunku otrzymania minimalnej liczby diod tzn równa r<sub>oD</sub>.

Wartości r, przy których różnicowy sygnał zakłócający jest mały, są na ogół mniejsze niż  $r_{oD}$ , przy czym najbardziej zbliżone wartości tych parametrów otrzymuje się wtedy, gdy uzwojenie odczytu jest typu c, d lub e, f.

Biorąc powyższe pod uwagę można stwierdzić, że ze względu na przyjęte kryteria oceny, korzystne jest, gdy r równa się  $r_{oD}$ .

Jeśli chodzi o ocenę poszczególnych uzwojeń wzbudzających, to zestawienie najważniejszych ich właściwości podano w tabeli 2.

### Tabela 2

Kryterium	Korzystne konfi- guracje
Koszt elektroniki wybierania	B, C, D
Zakłócenia w prze- wodzie odczytu	<b>A</b> , B
Prędkość działania	A

# 7. ZAKOŃCZENIE

Przedstawiona w artykule analiza wpływu struktury bloku na niektóre parametry pamięci dotyczyła pamięci 2,5 D trójuzwojeniowych z wybieraniem w systemie 2 diody na linię. Obrany sposób podejścia – uzależnienie pewnych wielkości od wykładnika potęgi, który określał liczbę linii słów – pozwolił na stosunkowo proste i szybkie porównanie różnych wariantów rozwiązań i znalezienie najkorzystniejszych wymiarów bloku. Metoda taka może być również stosowana w przypadkach pamięci z innymi rodzajami matrycy wybierającej /np. 4 diody na linię lub transformatorowej/, a także w przypadku pamięci 2,5 D dwuuzwojeniowej.

### Literatura

- [1] GILLIGAN T.J., PERSONS P.B.: High Speed Ferrite 2,5 D Memory, Proc. Fall Joint Comp. Conf., 1965: 1011 - 1021
- [2] GILLIGAN T.J.: 2,5 D High Speed Memory Systems Past, Present and Future, IEEE Trans. on Electronic Comp., Aug. 1966: EC-15, 4, 475 - 485
- [3] ELOVIC A.: Wiring Design Helps Core Memory Work at Rapid Cycle Time, Electronics, Oct. 1966: 31, 83 - 88

- [4] BYŻKO J.: System 2,5 D na tle dotychczasowego rozwoju pamięci ferrytowych, Biuletyn Informacyjny INM NOWOŚCI TECHNICZNE lipiec 1967: 3/15/, 51 - 70
- [5] MOORE D.W.: A Cost Performance Analysis of Integrated-Circuit Core Memories, Proc. AFIPS 1966 Fall Joint Comp. Conference 1966: 267 - 280
- [6] ELDER D.E.: A Fresh Look at Coincident Current Memories, Comp. Design, Nov. 1967: 42 - 44
- [7] WRZESZCZ Z., RYŻKO J., DAŃDA J.: Projekt standardu dotyczącego materiałów, rdzeni i ramek pamięci operacyjnych EMC, ETO NO-WOŚCI, luty 1968: 1/17/, 45 - 62
- [8] BROWN J.R.: First-and-Second-Order Ferrite Memory Core Characteristics and Their Relationship to System Performance, IEEE Trans. on Electronic Comp., Aug. 1966: EC-15, 4, 483 - 501
- [9] KALANTAROV T.L., CEJTLIN E.A.: Rascet induktivnostiej, 1955
- [10] BARDIŻ V.V.: Magnitnyje eliementy cifrovych vyčislitielnych mažin. 1967
- [11] Philips Data Handbook. Components and Materials. Part 5, Sept. 1967

ЕЛИЯНИЕ СТРУКТУРЫ ФЕРРИТОВОГО БЛОКА НА НЕКОТОРЫЕ ТЕХНО-ЭКОНОМИЧЕСКИЕ СВОЙСТВА ЗАПОМИНА-DEETO УСТРОЙСТВА 2,5 D

#### Pesme

В работе подана классифинация возбуждающих обмоток в обмоток считывания паняти 2,5 с тремя обмотнами, а потом рассмотрено чиско строк слов (провода х) и число разрядных строк (провода у) для данного чиска и длины слов паняти для обеспечения малой стоимости электронических ценей выбории, хороных условий бистродействия запоминающего устройства и малых помох в обмотие очитывания. Различаются четыре конфигурации возбуждающих проводов, они обозначены буквами А.В.С и D (Рис. I). В конфигурациих В.С и D противополодию х А, избранный провод х и избранный провод у перетекаются в двух сердечниках, в выбор одного из сердечников зависит от направления тока протекающего в проводах. Возбуждающих обмотих паняти 2,5D укавана на рис. 2 [2,8]. Эта обмотка солчно не проходит больше чем через 40% сердечников и вспедствие того при большей бикости паняти разрядный длаг разделяетоя на сегменти с отдельными обмотками считывания. На рис. 3 показани возможные марианти проведения обмотия считывания и раздела разрядного плата. Эти варианты сбозначены буквами а,b,с,d,е и f.

Чиско влектронных цепей выборки рассмотривнется на примере выборки дмодов в системе 2 дноде/строка [2] (рио. 4 и 5). Однако, способ действии в случае другого выбора цепей может быть такой же. Вычислено число элементов, найболее зависными от структури блока и так: адресных ключей (К), днодов ( D) и стем управления адресных ключей (Ц). В виду того, что число слов запоминавляето устройства почти всегда является степенью 2 (что позволяет вполые испольвовать информацию занлюченную в адресном регистре), число строк слов в и разрядных строк для одного бита и можно представить в следуждей форме

n = 2<sup>4</sup>

причём г+s=р для нонфигурации A, в г+s=р-1 для нонфигураций B, C и D, где p - логарити числа смов памяти с основой 2. Прияниая p и длину слова B как параметрь, a r - как независимую переменную, можно определить функции K = f(r), D = f(r) и M = f(r). Для конфигурации A вти функции опнеаны уравнениями (9) + (12),(14) и (16) + (19). ( W обозначает число адресных ключей управляемых одной схемой:  $H^{-}$ ). Для конфигурации B, C и D в тех же формулах p следует заместить p - I.

/1/

121

Величины К, D и M достигают минимум соответственно для <sub>го</sub>. г<sub>о</sub>р и г<sub>оМ</sub> . определенных для конфигурации A уравнениями (13), (15) и (29), ляя конфигурации B, C и D уравненнями (22) + (24).
Криние К. D и И для типозых бикоотей намяти показаны на ряс. 6 + 8. На тех не риоуних подана днаграние стоимостей влентронических влементов выборки К. К. Мичислено для единичных отоямостей влементов выборки К<sub>и</sub>. К<sub>р</sub> и К<sub>м</sub> поданных на таблице I. С днаграммы К. видно, что К. достигает мизлиум для г разных r<sub>oD</sub> или r<sub>oD</sub> + 1. В случае конфигурации А стоимость влементов больне на около 25% в сразнених с конфигурациями в.с к р .

В дальнейнем определено какова должна бить величина г чтоби индуктивность проводоб х и у были равные, что наляетоя полезным случаем ввиду цикла времени запонидевщего устройства, так как в указанном способе возбухдение строки при различных напрякениях питания строки х и у обеспечает достижение малого времени напряхения токовых нипульсов. Введено козффициент К <sub>не</sub> разный по определению отномению индуктивности провода х и проводу у, а также козффициент К <sub>не</sub> – определённый как отномение размера у блона к размеру х. Эти величини для конфигурации А и В, определённые уразненияик (26) + (27), а для С и D управлениями (35) + (37).

Предположено, что сердечники биля помещени на металовой заземлённой пластинке [2,3] н что расстояние между проводами х и у - одинаховое. Кривые К и К и буниции г указаны на рис. 9. К разняется I для г<sub>оК</sub>, , определённых уразневияни (38) и (39). Как видем, г<sub>оК</sub> разняется г<sub>оВ</sub>. Конфитурации А.В.С и В вваниво эквивалентене по величине индуктивности проводов, однако конфигурации А деляет возможным достигнуть меньние времена цикие [2].

В конце расомотрено какова должна быть величина г для того, чтобы сыгнал помежи из полужебранных сердечников, возбуждаемых полутоком, был минимальный. 2<sup>t</sup> обозначает число сердечников, через которые проходит данная обмотка считывания, а 2<sup>a</sup> – число строк с обмоткой считывания, на которые разделено битовое поле (рис. IO). Для конфигураций A, C и D, q может принимать величину O,I. p-t , а для конфигурации .B – величину O;Itp-I-t . Если q = 0 то имеется обмотка типа a, b, c, но если q = p - t(для A, C и D), или q = p - I - t (для B) – обмотки о. d , то в остальных случаях имеется обмотки с, г.

Число пар сердечников даламх сигнах помехи определено уравнением (42) (для А ж В) ж (46) (для с ж в ), а оптимальная величина г<sub>ов</sub>, при которой & является минимальими, определяетоя уравнениями (43) + (45) ж (47) + (49). Кривые зависимостей R - f (г) указани на рио. II ж I2. Видим, что г<sub>ов</sub> в общем меньже чем г , при котором било достигнуто оптимум ввиду остальных пареметров. Самне сходные величины достигаются для общоток о, а которые по втому поводу можно рекомендовать для применения.

Суммаруя, можно констатировать, что г = г<sub>оD</sub> является полезным, так как в таком олучае электроника недорогая, условия являются благаприятиме ввиду быстродействия памяти, а кроме того сигная помехи может быть малый.

Применение возбуждающей обнотки с конфигурацией А делает возможным достигнуть меньшее времена цикла, но стоимоть электроники больше по сравнению с конфигурациями В, С и В. Конфигурация В по сравнению с С и D позволяет достигнуть меньший сигнал помехи.

## THE INFLUENCE OF FERRITE BLOCK STRUCTURE ON SOME TECHNICAL-ECONOMICAL PROPERTIES OF 2,5 D MEMORY

#### Summary

A classification of a three-wire 2,5 D memory drive and sense windings is presented. Then the number of word lines /wires x/ and digit lines /wires y/ were considered for a given word number and word length of the memory. This in order to secure small costs of selection electronic circuits, favourable memory speed conditions and small sense winding noise. Four configurations of drive windings are distinguished and denoted by letters A, B, C and D /fig. 1/. In configurations B, C and D, inversely to A, a chosen wire x and a chosen wire y cross in two cores, and the selection of one of the cores depends on the phase of wire currents. The 2,5 D memory sense winding is shown in fig. 2 [2, 8]. This winding generally goes no more than through 4096 cores, and therefore with greater capacity of the memory the bit plane is divided into segments with separate sense winding and the bit plane division. These variants are denoted by a, b, c, d, e and f.

The number of selection electronic circuits is considered in examples of diode selection in the two-diode-per-line system [2] /figs 4 and 5/. However, the way of proceeding in a case of other selection circuits can be the same.

The number of elements most dependent on block structure was counted. These are: address switches /K/, diodes /D/ and circuits /M/ driving the address switches. As the memory word number is generally the power of 2, which permit a full use of information comprised in the address register,

the\_number of word lines is

 $m = 2^r$ 

the number of digit lines for one bit is

 $n = 2^s$ 

where r + s = p for configuration A, and r + s = p - 1 for configuration B, C and D, p being the logarithm with basis 2 of memory word number ber. Treating p and the B word length as parameters, and r as an independable variable, functions K = f(r), D = f(r) and M = f(y) can be determined. For configuration A these functions are described by equations  $(9) \div (42), (14)$ , and  $(16) \div (19)$ . /W denotes the number of address switches of drive windings y controlled by one circuit M/. For configurations B, C, D, p should be replaced by p - 1.

Values K, D, and M reach their minimums relatively for  $r_{OK}$ ,  $r_{OD}$  and  $r_{OM}$ , which are defined by equations (13), (15) and (20) for configuration A, and (22)  $\div$  (24) for configurations B, C and D. Curves K, D and M for typical memory capacities are shown in figs. 6  $\div$  8. The curve of costs K<sub>c</sub> of selection electronic circuit are also shown in figs. 6  $\div$  8. K<sub>c</sub> was counted for unit costs of selection circuit elements K<sub>K</sub>, K<sub>D</sub> and K<sub>M</sub>, given in table 1. As seen, K<sub>c</sub> reaches its minimum for r equalling r<sub>OD</sub> or r<sub>OD</sub> + 1. In the case of configuration A the cost of elements is higher by about 25% as compared with configurations B, C and D.

Further, the value of r was determined, the wire inductance x and y being equal. This was approved as a favourable condition because of the memory cycle time, as in the discussed way the supply tensions for x and y lines were equal and a small rise time of current pulses was reached. It has been defined that the coefficient K was equal with the ratio of line x and line y inductances, and K equalled the ratio of x and y block dimensions. These coefficients for A and B configurations are determined by equations (26) and (27), for C and D - by  $(35) \div (37)$ . The cores were assumed to be placed on a metal ground plate, usually applied [2, 3] to reduce wire inductance, and improve the cooling of cores, whereas the distances between x wires and y wires were equal. The curves Kwe and Kwg are shown in fig. 9. Kwe equals 1 for ror, according to equations (38) and (39). As seen, r<sub>OK</sub> equals r<sub>OD</sub>. Configurations A, B, C and D are rather equivalent as far as their wire inductance values are concerned. However, configuration A enables to reach smaller cycle times [2].

Finally, the value r was considered to find such value that would provide a minimal noise signal from half selected cores /delta noise/. The number of cores which the given sense winding is thread through is denoted by 2<sup>t</sup>, and the number of ranges with sense windings which the bit field was divided into /fig. 10/ - by  $2^{q}$ . For configurations A, C and D, q can take the value 0, 1,...p-t, but for configuration B - the value 0, 1,...p-4-t. If q = 0, the winding is of the type a, b, but if q = p - t /for A, C and M/ or q = p-1-t /for B/ the winding is c, d. In the remaining cases the winding is e,f. The number of core pairs providing delta noise is determined by formula (42) for A and B, and by formula (46) for C and D configurations. The optimal value  $r_{OR}$  at which R is minimal is determined by (43) + (45) and (47) + (49). The curves of the function R = f(r) are shown in figs 11 and 12. As seen,  $r_{OR}$  is generally smaller than r at which the optimum has been reached, because of the remaining parameters. Most close values are obtained for c, d windings which, therefore, can be recommended /for application/.

Summing up, it can be stated that r equalling  $r_{OD}$  is favourable as then the costs of electronics are low, memory speed conditions are favourable, and moreover, delta noise can be small.

The application of drive winding with configuration A enables to reach a shorter cycle time the costs of selecting electronics are higher as compared with configurations B, C and D. Configuration B, in comparison with C and D provides smaller delta noise. AUFORZY ARTYKULÓW ZAMIESZCZONYCH W ZESZYCIE 2 "PRAC IMM"

### URZĄDZENIE DO KONTROLI POPRAWNOŚCI DZIAŁANIA UKŁADÓW LOGICZNYCH

Barbara KANIA mgr inż. Ukończyła studia w 1961 r. na Wydziałe Łączności Politechniki Warszawskiej. W roku 1960 rozpoczęła pracę w Zakładzie Badań i Studiów Teletechniki, gdzie pracuje do chwili obecnej, zajmując się zagadnieniami elektronicznych układów podstawowych. Powyższej tematyce poświęciła szereg opracowań.

Maria KOWALEWSKA patrz zeszyt nr 2/1968 "PRAC IMM", str. 144.

ANALIZA PARAMETRÓW DYNAMICZNYCH UKLADÓW PODSTAWOWYCH NAND

Tadeusz SINKIEWICZ mgr inż., ukończył w 1961 r. Wydział Automatyki i Techniki Obliczeniowej Moskiewskiego Instytutu Energetycznego w Moskwie. Następnie rozpoczął pracę w Instytucie Maszyn Matematycznych, zajmując się konstrukcją układów podstawowych, przyrządów pomiarowych i urządzeń cyfrowych. Obecnie pracuje w Zakładzie Organizacji Maszyn Cyfrowych IMM nad zagadnieniami modelowania układów przełączających. Jest autorem szeregu publikacji.

Zbigniew ŚWIĄTKOWSKI patrz zeszyt nr 2/1968 "PRAC IMM", str. 144.

#### RÓWNOLEGLO-RÓWNOLEGLE LICZNIKI REWERSYJNE

Marek KIESLER mgr inż. Studia ukończył w 1966 roku na Wydziałe Elektrycznym Politechniki Warszawskiej. Pracuje w Zakładzie Organizacji Maszyn Cyfrowych Instytutu Maszyn Matematycznych. Zajmuje się problematyką kanałów transmisji danych. Zamieszczony artykuł jest pierwszą publikacją autora.

# WPŁYW STRUKTURY BLOKU FERRYTOWEGO NA NIEKTÓRE WŁAŚCIWOŚCI TECHNICZNO-EKONOMICZNE PAMIĘCI 2,5 D

Rumuald SYNAK mgr inż. W roku 1960 ukończył Wydział Łączności Politechniki Gdańskiej. Od roku 1961 pracuje w Instytucie Maszyn Matematycznych, początkowe w Zakładzie Doświadczalnym, obecnie w Zakładzie Pamięci Wewnętrznych na stanowisku adiunkta. Zajmuje się układami logicznymi do maszyn cyfrowych i układami elektronicznymi do pamięci ferrytowych. Posiada szereg publikacji.

standard by a bear of a second ball of the plate of the second of the second of

