PAMIĘĆ STAŁA ROM 4K MCY 7304N XX*)



Rys. 1. Obudowa CE-73 dla MCY 7304N XX

Pamięć MCY 7304N XX*) jest statyczną pamięcią stałą ROM 4096-bitową, o organizacji 512 słów 8-bitowych, wykonaną w niskoprogowej technologii NMOS z bramką krzemową i implantacją jonów. Posiada ona sterowane wejściami OE1, OE2 /zezwolenia wyjścia danych/ trójstanowe wyjścia danych, pełną kompatybilność wejść i wyjść z układami TTL oraz pojedyncze napięcie zasilania U_{DD} = +5 V.

Typowe zastosowania pamięci stałych ROM - to pamięci programów maszyn mikroprogramowanych, generatory znaków alfanume-

*) XX - dwuliterowe oznaczenie zawartości pamięci.

rycznych, konwertery kodów, układy realizujące podstawowe funkcje i operacje arytmetyczne /tablice sinusów, etc/.
Zawartość matrycy pamięci, a także wymagany kod obu sygnałów zezwolenia wyjścia danych /umożliwiający bezpośrednie łączenie do 4 pamięci/ są programowane maską u producenta, w wyniku bezpośredniej współpracy użytkownika z producentem.
Producent nadaje każdej nowej zawartości dwuliterowe oznaczenie, które - w połączeniu z nazwą MCY 7304N - umożliwia jednoznaczną identyfikację zawartości we wszelkich zamówieniach, korespondencji etc.
Pamięć MCY 7304N XX może pracować synchronicznie lub asynchronicznie. Stan niski zezwolenia odczytu adresu /$\overline{AR}$/ pozwala na wprowadzenie adresu, natomiast wysoki stan tego wejścia zatrzaskuje wprowadzony adres w buforach adresowych. Dane pojawiają się i pozostają stabilne aż do odczytania nowego adresu. Gdy wejście AR znajduje się w stanie niskim, dane wyjściowe pojawiają się asynchronicznie po czasie t_a od przyłożenia adresu.
Układ MCY 7304N XX zawiera 22 wyprowadzenia czynne:
- 9 wejść adresowych A0 ÷ A8
- 8 wyjść danych O1 ÷ O8
- 2 wejścia zezwolenia wyjścia danych OE1/$\overline{OE1}$, OE2/$\overline{OE2}$
- 2 wejścia zasilające U_{DD}, U_{SS}
- wejście zezwolenia odczytu adresu $\overline{AR}$.

Rozmieszczenie wyprowadzeń wraz z wymiarami obudowy pokazano na rys. 1. Rozmieszczenie to jest kompatybilne z pamięciami EPROM 2708, 2716, a także z pamięciami ROM 16K MCY 7316N oraz 2316E.
Kategoria klimatyczna 00/070/10 wg PN-73/E-04550, poziom jakości II wg BN-80/3375-52.00, układ scalony IV stopnia /IS4/ wg PN-78/T-01615.
Układ jest hermetyzowany w dwurzędowej obudowie plastikowej CE-73 o 24 wyprowadzeniach.

DOPUSZCZALNE PARAMETRY EKSPLOATACYJNE

Napięcie dowolnego wyprowadzenia względem U_{SS} przy $t_{amb} = 25^{o}C$	U	-0,5 ÷ +7 V
Napięcie drenu względem U_{SS} przy $t_{amb} = 25^{o}C$	U_{DD}	-0,5 ÷ +7 V
Moc rozpraszana	P_{max}	1 W
Temperatura przechowywania	t_{stg}	-40 ÷ +125°C
Temperatura otoczenia w czasie pracy	t_{amb}	0 ÷ +70°C

ELEKTRYCZNE PARAMETRY CHARAKTERYSTYCZNE

/t_{amb} = 0 ÷ +70°C, U_{DD} = +5,0 V ±5%; wszystkie wartości napięć są mierzone względem U_{SS} = 0 V/

Nazwa parametru	Symbol	Jedn.	Wartość		Warunki pomiaru
			min.	max.	
1	2	3	4	5	6
Prąd upływności wejść	I_{LI}	/uA		10	U_{DD} = 5,25 V, 0 V ⩽ U_{we} ⩽ 5,25 V, wszystkie wejścia
Prąd upływności wyjść	I_{LO}	/uA	-10	10	układ odłączony, 0,4 V ⩽ U_{wy} ⩽ 5,25 V wszystkie wyjścia
Prąd zasilania	I_{DD}	mA		50	maksymalna wartość w warunkach pracy, U_{DD} = 5,25 V
Napięcie wejściowe w stanie wysokim	U_{IH}	V	2,0	5,25	wszystkie wejścia

ELEKTRYCZNE PARAMETRY CHARAKTERYSTYCZNE c.d.

1	2	3	4	5	6
Napięcie wejściowe w stanie niskim	U_{IL}	V		0,8	wszystkie wejścia
Napięcie wyjściowe w stanie wysokim	U_{OH}	V	2,4	U_{DD}	U_{DD} = 4,75 V I_{OH} = -200 μA
Napięcie wyjściowe w stanie niskim	U_{OL}	V		0,4	I_{OL} = 2,4 mA
Pojemność wejść adresowych, wejść OE oraz AR	C_i	pF		6	wszystkie wyprowadzenia uziemione poza mierzonym; t_{amb} = 25°C, f = 1,0 MHz, U_{we} = 0 V
Pojemność wyjść danych	C_o	pF		10	

ELEKTRYCZNE PARAMETRY DYNAMICZNE:

a) dla pracy synchronicznej /rys. 2a/

Nazwa parametru	Symbol	Jedn.	Wartość		Warunki
			min.	max.	
1	2	3	4	5	6
Czas cyklu	t_c	ns	700		Poziomy odniesienia: na wejściach 1,5 V na wyjściach 0,6 V oraz 2,2 V
Czas dostępu od wejścia adresowego	$t_{a(ad)}$	ns		500	
Czas trwania impulsu zezwolenia odczytu w stanie niskim /$\overline{AR}$/	$t_{\overline{PW}}$	ns	500		

ELEKTRYCZNE PARAMETRY DYNAMICZNE c.d.

1	2	3	4	5	6
Czas ustalania adresu	$t_{su(ad)}$	ns	0	50	Czas narastania i opadania impulsów wejściowych: 20 ns; obciążenie wyjścia: 1,5 bramki TTL oraz C_L=100pF
Czas zanikania adresu	$t_{d(ad)}$	ns		20	
Czas przetrzymywania na wyjściu danych po przejściu impulsu zezwolenia odczytu w stan niski	$t_{h(da/\overline{AR})}$	ns	20		

b) dla pracy asynchronicznej /rys. 2b/

1	2	3	4	5	6
Czas cyklu	t_c	ns	500		Jak dla pracy synchronicznej
Czas dostępu od wejścia adresowego	$t_{a(ad)}$	ns		500	
Czas przetrzymywania na wyjściu danych po zmianie adresu	$t_{h(da/ad)}$	ns	20		

c) dla wejść zezwolenia wyjścia danych /przy pracy synchronicznej i asynchronicznej rys. 2c/

1	2	3	4	5	6
Czas dostępu od wejścia uaktywnienia	$t_{a(en)}$	ns		300	Jak dla pracy synchronicznej
Czas zablokowania wyjścia od wejścia uaktywnienia	$t_{dis(en)}$	ns		300	



Rys. 2. Przebiegi czasowe układu MCY 7304N XX: a) przy pracy synchronicznej, b) przy pracy asynchronicznej, c) dla wejść zezwolenia wyjścia danych /przy pracy synchronicznej i asynchronicznej/

INSTYTUT TECHNOLOGII ELEKTRONOWEJ

Al. Lotników 32/46 02-668 Warszawa
tlx 815647 tel. 435401

Cena 60 zł
maj 1987

Druk ZOINTE ITE zam. 74/87 n. 300

PRAWO REPRODUKCJI ZASTRZEŻONE