Automatyczna generacja modeli elektronicznych cyfrowych układów scalonych w języku VHDL przy niepełnej informacji projektowej o modelowanym obiekcie

Pułka, Andrzej

Ta publikacja jest chroniona prawem autorskim. Dostęp do jej cyfrowej wersji jest możliwy tylko z wybranych sieci na Politechnice Śląskiej. Pracownicy i Studenci Politechniki Śląskiej mogą uzyskać dostęp poprzez system uwierzytelniania HAN

Tytuł: Automatyczna generacja modeli elektronicznych cyfrowych układów scalonych w języku VHDL przy niepełnej informacji projektowej o modelowanym obiekcie

Data ostatniej modyfikacji:

2019-04-17

Data dodania obiektu:

2012-08-20

Liczba wyświetleń treści obiektu:

Wszystkie dostępne wersje tego obiektu:

https://delibra.bg.polsl.pl/publication/2073

Wyświetl opis w formacie RDF:

RDF

Wyświetl opis w formacie OAI-PMH:

OAI-PMH

Pułka, Andrzej : Automatyczna generacja modeli elektronicznych cyfrowych układów scalonych w języku VHDL przy niepełnej informacji projektowej o modelowanym obiekcie (1997)

Nazwa wydania	Data
Pułka, Andrzej, 1997, Automatyczna generacja modeli elektronicznych cyfrowych układów scalonych w języku VHDL przy niepełnej informacji projektowej o modelowanym obiekcie	2019-04-17

Obiekt

Tytuł: Automatyczna generacja modeli elektronicznych cyfrowych układów scalonych w języku VHDL przy niepełnej informacji projektowej o modelowanym obiekcie

Autor:

Data wydania:

Typ zasobu:

Miejsce wydania:

Współtwórca:

Uwagi:

Format:

Identyfikator zasobu:

Język:

Powiązania:

Prawa:

Dostęp:

Uwagi:

Źródło finansowania:

Identyfikator projektu:

Temat i słowa kluczowe:

Kolekcje, do których przypisany jest obiekt:

Data ostatniej modyfikacji:

Data dodania obiektu:

Liczba wyświetleń treści obiektu:

Wszystkie dostępne wersje tego obiektu:

Wyświetl opis w formacie RDF:

Wyświetl opis w formacie OAI-PMH:

Obiekty

Podobne

podobne w FBC

Dane kontaktowe

Adres

Telefon

E-Mail

Odwiedź nas!