Digital Library of the Silesian University of Technology

Collections
- COLLECTIONS OF PUBLICATIONS OF THE SILESIAN UNIVERSITY OF TECHNOLOGY (3)
  - Doctoral thesis (3)
Group objects
- Kuc, Mateusz : Energooszczędny dekoder kodów LDPC implementowany w układzie FPGA (2021) (3)
File type
- application/pdf (3)
Date

Skip to main menu
Skip to search engine
Skip to content
Skip to footer

Items per page:

add all to bibliography

of 1

Energooszczędny dekoder kodów LDPC implementowany w układzie FPGA

Kuc, Mateusz Kania, Dariusz. Promotor Sułek, Wojciech. Promotor Chołda, Piotr. Recenzent Jessa, Mieczysław. Recenzent

2021

rozprawa doktorska

Energooszczędny dekoder kodów LDPC implementowany w układzie FPGA

Kuc, Mateusz Kania, Dariusz. Promotor Sułek, Wojciech. Promotor Chołda, Piotr. Recenzent Jessa, Mieczysław. Recenzent

2021

streszczenie rozprawy doktorskiej

Energooszczędny dekoder kodów LDPC implementowany w układzie FPGA

Kuc, Mateusz Kania, Dariusz. Promotor Sułek, Wojciech. Promotor Chołda, Piotr. Recenzent Jessa, Mieczysław. Recenzent

2021

streszczenie rozprawy doktorskiej

1
of
1

Contact details

Address

Digitization Laboratory
Library of the Silesian University of Technology

st. Kaszubska 23 / room 317
44-100 Gliwice
Poland

Phone

tel. +48 32-237-14-34

E-Mail

biblio.cyfrowa@polsl.pl

Visit us!

https://www.polsl.pl/rjo1-bps/

Facebook External link, will open in a new tab

This page uses 'cookies'. More information