Digital Library of the Silesian University of Technology

Collections
- COLLECTIONS OF PUBLICATIONS OF THE SILESIAN UNIVERSITY OF TECHNOLOGY (3)
  - Doctoral thesis (3)
Group objects
- Pułka, Andrzej : Automatyczna generacja modeli elektronicznych cyfrowych układów scalonych w języku VHDL przy niepełnej informacji projektowej o modelowanym obiekcie (1997) (3)
File type
- application/pdf (3)
Date

Skip to main menu
Skip to search engine
Skip to content
Skip to footer

Items per page:

add all to bibliography

of 1

Automatyczna generacja modeli elektronicznych cyfrowych układów scalonych w języku VHDL przy niepełnej informacji projektowej o modelowanym obiekcie

Pułka, Andrzej Chojcan, Jan. Promotor Kobus, Andrzej. Recenzent Hrynkiewicz, Edward. Recenzent

1997

rozprawa doktorska

Recenzja rozprawy doktorskiej mgra inż. Andrzeja Pułki pt. Automatyczna generacja modeli elektronicznych cyfrowych układów scalonych w języku VHDL przy niepełnej informacji projektowej o modelowanym obiekcie

Kobus, Andrzej

1997

recenzja rozprawy doktorskiej

Recenzja rozprawy doktorskiej mgra inż. Andrzeja Pułki pt. Automatyczna generacja modeli elektronicznych cyfrowych układów scalonych w języku VHDL przy niepełnej informacji projektowej o modelowanym obiekcie

Hrynkiewicz, Edward

1997

recenzja rozprawy doktorskiej

1
of
1

Contact details

Address

Digitization Laboratory
Library of the Silesian University of Technology

st. Kaszubska 23 / room 317
44-100 Gliwice
Poland

Phone

tel. +48 32-237-14-34

E-Mail

biblio.cyfrowa@polsl.pl

Visit us!

https://www.polsl.pl/rjo1-bps/

Facebook External link, will open in a new tab

This page uses 'cookies'. More information