Filtry
  • Kolekcje
  • Publikacje grupowe
  • Typ pliku
  • Autor
  • Słowa kluczowe
  • Data wydania
  • Współtwórca
  • Typ zasobu
  • Język
Zmień kryteria wyszukiwania ?

Szukana fraza: [Uwagi = "obrona\: 2021\-11\-05"]

Wyników: 3

Obiektów na stronie:
Dodaj wszystkie do bibliografii
Energooszczędny dekoder kodów LDPC implementowany w układzie FPGA

Kuc, Mateusz Kania, Dariusz. Promotor Sułek, Wojciech. Promotor Chołda, Piotr. Recenzent Jessa, Mieczysław. Recenzent

2021
rozprawa doktorska
Energooszczędny dekoder kodów LDPC implementowany w układzie FPGA

Kuc, Mateusz Kania, Dariusz. Promotor Sułek, Wojciech. Promotor Chołda, Piotr. Recenzent Jessa, Mieczysław. Recenzent

2021
streszczenie rozprawy doktorskiej
Energooszczędny dekoder kodów LDPC implementowany w układzie FPGA

Kuc, Mateusz Kania, Dariusz. Promotor Sułek, Wojciech. Promotor Chołda, Piotr. Recenzent Jessa, Mieczysław. Recenzent

2021
streszczenie rozprawy doktorskiej

Dane kontaktowe

Adres

Pracownia Digitalizacji
Biblioteka Politechniki Śląskiej

ul. Kaszubska 23 / pok. 317
44-100 Gliwice
Polska

Telefon

tel. +48 32-237-14-34

E-Mail

biblio.cyfrowa@polsl.pl

Odwiedź nas!

Ta strona wykorzystuje pliki 'cookies'. Więcej informacji